Схемное решение построения матричного регистра

dc.contributor.author	Куценко, Г.В.
dc.date.accessioned	2014-01-23T00:28:33Z
dc.date.available	2014-01-23T00:28:33Z
dc.date.issued	2005
dc.identifier.citation	Схемное решение построения матричного регистра / Г.В. Куценко // Технология и конструирование в электронной аппаратуре. — 2005. — № 3. — С. 58-62. — Бібліогр.: 5 назв. — рос.	uk_UA
dc.identifier.issn	2225-5818
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/53578
dc.description.abstract	Экономичный матричный регистр сочетает в себе регистр приема последовательного кода и счетчик времени и может быть рекомендован для реализации в виде микросхемы.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України	uk_UA
dc.relation.ispartof	Технология и конструирование в электронной аппаратуре
dc.subject	Интегральные схемы и полупроводниковые приборы	uk_UA
dc.title	Схемное решение построения матричного регистра	uk_UA
dc.title.alternative	Схемне рішення побудови матричного регістру	uk_UA
dc.title.alternative	The circuit decision of construction of the matrix register	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA