Разработана технология изготовления КЭС для биполярных интегральных схем без автолегирования и смещения скрытого слоя.
The manufacturing technology of silicon epitaxial structure of bipolar integrated circuits without autodoping and bias of buried layer has been developed.