Наукова електронна бібліотека
періодичних видань НАН України

Перегляд Комп’ютерні засоби, мережі та системи за автором "Матвиенко, А.В."

Репозиторій DSpace/Manakin

Перегляд Комп’ютерні засоби, мережі та системи за автором "Матвиенко, А.В."

Сортувати за: Порядок: Результатів:

  • Двойное кодирование состояний в совмещенном автомате 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В.; Сабурова, С.А. (Комп’ютерні засоби, мережі та системи, 2019)
    Предложен метод уменьшения аппаратурных затрат в схеме совмещенного микропрограммного автомата, реализуемого в базисе FPGA. Метод основан на разбиении множества состояний на классы, каждый из которых соответствует отдельному ...
  • Метод кодирования наборов фрагмента переменных 
    Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2012)
    Предложен метод оптимизации аппаратурных затрат в цифровых устройствах управления с гетерогенной структурой кодированием фрагмента переменных. Получены аналитические оценки эффективности предложенного метода.
  • Оптимизация логической схемы автомата Мура на CPLD 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (2007)
    Предлагается метод уменьшения числа макроячеек PAL в логической схеме микропрограммного автомата Мура. Метод основан на использовании свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных ...
  • Оптимизация логической схемы автомата мура на FPGA 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (Комп’ютерні засоби, мережі та системи, 2011)
    Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.
  • Оптимизация схемы автомата Мура на однородных ПЛИС 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (2009)
    Запропоновано метод оптимізації логічної схеми автомата Мура, заснований на використанні трьох різних способів кодування станів автомата. Наведено алгоритм вибору оптимальної структури для конкретного автомата.
  • Особенности реализации систем булевых функций на ПЛИС 
    Баркалов, А.А.; Матвиенко, А.В.; Красичков, А.А. (2004)
    Предлагается метод синтеза системы булевых функций на программируемых больших интегральных схемах с архитектурой FPGA. Метод ориентирован на число входов в комбинационных логических блоках. Рассмотрены модификации метода ...
  • Реализация автомата Мура на FPGA в виде сети Петри 
    Баркалов, А.А.; Красичков, А.А.; Матвиенко, А.В. (2006)
    Предложен метод синтеза автоматов Мура в виде сети Петри на микросхемах FPGA. Метод основан на преобразовании исходной граф-схемы алгоритма к сети Петри с дальнейшей ее реализацией в виде принципиальной схемы. Рассмотрены ...
  • Реализация схемы совмещенного автомата в базисе FPGA 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB
  • Реализация схемы устройства управления с двумя источниками кодов 
    Баркалов, А.А.; Базыдло, Г.; Визор, Я.Е.; Матвиенко, А.В.; Титаренко, Л.А. (Комп’ютерні засоби, мережі та системи, 2014)
    The method is proposed for reducing the number of LUT elements in the circuit of Moore finite state machine. The method is based on the using two sources of pseudoequivalent states.
  • Синтез автомата Мили на счетчике с разделением кодов состояний 
    Баркалов, А.А.; Красичков, А.А.; Матвиенко, А.В. (2005)
    Предлагается метод синтеза автоматов Мили на счетчике с представлением кодов состояния в виде конкатенации кода последовательности состояний и кода в середине последовательности. Метод основан на введении в схему автомата ...
  • Синтез композиционного микропрограммного устройства управления с фиксированной областью выходов 
    Баркалов, А.А.; Матвиенко, А.В. (2002)
    Предложен метод синтеза устройства управления с разделением управляющей памяти на области операторных линейных цепей и выходов. Это позволяет минимизировать число входов схемы формирования адреса микрокоманд. Разработан ...
  • Синтез совмещенного микропрограммного автомата в базисе FPGA 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2015)
    Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти.
  • Уменьшение аппаратурных затрат в схеме автомата Мура с использованием особенностей базиса CPLD 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (2008)
    Предлагается метод уменьшения аппаратурных затрат в схеме автомата Мура. Метод основан на использовании свободных выходов блоков EMB для представления кодов классов псевдоэквивалентных состояний. Приведены результаты ...
  • Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2017)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA. Метод позволяет получить схему с минимальным числом элементов LUT.

Пошук


Розширений пошук

Перегляд

Мій обліковий запис