Оптимизация логической схемы автомата мура на FPGA

Домашня сторінка
→
Фізико-технічні та математичні науки
→
Відділення інформатики
→
Комп’ютерні засоби, мережі та системи
→
Комп’ютерні засоби, мережі та системи, 2011
→
Комп’ютерні засоби, мережі та системи, 2011, № 10
→
Переглянути статтю

Оптимизация логической схемы автомата мура на FPGA

Баркалов, А.А. ; Матвиенко, А.В. ; Цололо, С.А.

Інші назви: Optimization of logic circuit of Moore FSM on FPGA

УДК: 004.274

URI: http://dspace.nbuv.gov.ua/handle/123456789/46449

Посилання: Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос.

Дата: 2011

Завантажень: 423

Оптимизация логической схемы автомата мура на FPGA

Анотація:

Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.

Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем.

The method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits.

Показати повний запис статті