Оптимизация логической схемы автомата мура на FPGA

Домашня сторінка
→
Фізико-технічні та математичні науки
→
Відділення інформатики
→
Комп’ютерні засоби, мережі та системи
→
Комп’ютерні засоби, мережі та системи, 2011
→
Комп’ютерні засоби, мережі та системи, 2011, № 10
→
Переглянути статтю

dc.contributor.author	Баркалов, А.А.
dc.contributor.author	Матвиенко, А.В.
dc.contributor.author	Цололо, С.А.
dc.date.accessioned	2013-06-30T06:38:08Z
dc.date.available	2013-06-30T06:38:08Z
dc.date.issued	2011
dc.identifier.citation	Оптимизация логической схемы автомата мура на FPGA / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп’ютерні засоби, мережі та системи. — 2011. — № 10. — С. 22-29. — Бібліогр.: 7 назв. — рос.	uk_UA
dc.identifier.issn	1817-9908
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/46449
dc.description.abstract	Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.	uk_UA
dc.description.abstract	Запропоновано метод зменшення витрат апаратури в схемі автомата Мура. Метод базується на представленні схеми формування мікрооперацій у вигляді композиції двох схем.	uk_UA
dc.description.abstract	The method of optimization of hardware amount in logic circuit of Moore finite-state-machine is proposed. The method is based on representation of microoperations formation circuit as composition of two circuits.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Інститут кібернетики ім. В.М. Глушкова НАН України	uk_UA
dc.relation.ispartof	Комп’ютерні засоби, мережі та системи
dc.title	Оптимизация логической схемы автомата мура на FPGA	uk_UA
dc.title.alternative	Optimization of logic circuit of Moore FSM on FPGA	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA
dc.identifier.udc	004.274