Наукова електронна бібліотека
періодичних видань НАН України

Перегляд за автором "Матвиенко, А.В."

Репозиторій DSpace/Manakin

Перегляд за автором "Матвиенко, А.В."

Сортувати за: Порядок: Результатів:

  • Двойное кодирование состояний в совмещенном автомате 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В.; Сабурова, С.А. (Комп’ютерні засоби, мережі та системи, 2019)
    Предложен метод уменьшения аппаратурных затрат в схеме совмещенного микропрограммного автомата, реализуемого в базисе FPGA. Метод основан на разбиении множества состояний на классы, каждый из которых соответствует отдельному ...
  • Кодирование наборов микроопераций в совмещенном автомат 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Визор, Я.Е.; Матвиенко, А.В.; Кадет, Н.П. (Управляющие системы и машины, 2018)
    Предложен метод синтеза совмещенного автомата, ориентированный на базис FPGA. Метод позволяет получить схему с одним встроенным блоком памяти EMB и минимальным числом элементов LUT. В лучшем случае число элементов LUT ...
  • Метод кодирования наборов фрагмента переменных 
    Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2012)
    Предложен метод оптимизации аппаратурных затрат в цифровых устройствах управления с гетерогенной структурой кодированием фрагмента переменных. Получены аналитические оценки эффективности предложенного метода.
  • Оптимальное кодирование состояний в совмещенном автомате 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Оптимизация достигается путем представления ...
  • Оптимизация логической схемы автомата Мура на CPLD 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (2007)
    Предлагается метод уменьшения числа макроячеек PAL в логической схеме микропрограммного автомата Мура. Метод основан на использовании свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных ...
  • Оптимизация логической схемы автомата мура на FPGA 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (Комп’ютерні засоби, мережі та системи, 2011)
    Предлагается метод оптимизации аппаратурных затрат в схеме автомата Мура. Метод основан на представлении схемы формирования микроопераций в виде композиции двух схем.
  • Оптимизация схемы автомата Мура на однородных ПЛИС 
    Баркалов, А.А.; Матвиенко, А.В.; Цололо, С.А. (2009)
    Запропоновано метод оптимізації логічної схеми автомата Мура, заснований на використанні трьох різних способів кодування станів автомата. Наведено алгоритм вибору оптимальної структури для конкретного автомата.
  • Оптимизация схемы автомата Мура с двумя источниками кодов 
    Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В.; Титаренко, Л.А. (Управляющие системы и машины, 2015)
    Предложен метод уменьшения числа LUT-элементов в схеме автомата Мура, основанный на использовании двух источников кодов классов псевдоэквивалентных состояний. Приведен пример применения предложенного метода.
  • Оптимизация схемы совмещенного автомата в базисе ASIC 
    Баркалов, А.А.; Титаренко, Л.А.; Баев, А.В.; Матвиенко, А.В. (Кибернетика и системный анализ, 2020)
    Предложен метод уменьшения площади кристалла, занимаемой схемой совмещенного автомата. Метод основан на кодировании классов псевдоэквивалентных состояний автомата Мура дополнительными переменными. Этот подход порождает ...
  • Особенности реализации систем булевых функций на ПЛИС 
    Баркалов, А.А.; Матвиенко, А.В.; Красичков, А.А. (2004)
    Предлагается метод синтеза системы булевых функций на программируемых больших интегральных схемах с архитектурой FPGA. Метод ориентирован на число входов в комбинационных логических блоках. Рассмотрены модификации метода ...
  • Реализация автомата Мура на FPGA в виде сети Петри 
    Баркалов, А.А.; Красичков, А.А.; Матвиенко, А.В. (2006)
    Предложен метод синтеза автоматов Мура в виде сети Петри на микросхемах FPGA. Метод основан на преобразовании исходной граф-схемы алгоритма к сети Петри с дальнейшей ее реализацией в виде принципиальной схемы. Рассмотрены ...
  • Реализация схемы совмещенного автомата в базисе FPGA 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB
  • Реализация схемы устройства управления на FPGA 
    Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2013)
    Предложена реализация схемы устройства управления на FPGA для цифровых устройств, для чего использованы особенности автомату Мура и базиса FPGA, что приводит к сокращению числа необходимых LUT-элементов.
  • Реализация схемы устройства управления с двумя источниками кодов 
    Баркалов, А.А.; Базыдло, Г.; Визор, Я.Е.; Матвиенко, А.В.; Титаренко, Л.А. (Комп’ютерні засоби, мережі та системи, 2014)
    The method is proposed for reducing the number of LUT elements in the circuit of Moore finite state machine. The method is based on the using two sources of pseudoequivalent states.
  • Синтез автомата Мили на счетчике с разделением кодов состояний 
    Баркалов, А.А.; Красичков, А.А.; Матвиенко, А.В. (2005)
    Предлагается метод синтеза автоматов Мили на счетчике с представлением кодов состояния в виде конкатенации кода последовательности состояний и кода в середине последовательности. Метод основан на введении в схему автомата ...
  • Синтез композиционного микропрограммного устройства управления с фиксированной областью выходов 
    Баркалов, А.А.; Матвиенко, А.В. (2002)
    Предложен метод синтеза устройства управления с разделением управляющей памяти на области операторных линейных цепей и выходов. Это позволяет минимизировать число входов схемы формирования адреса микрокоманд. Разработан ...
  • Синтез совмещенного автомата в базисе ASIC 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Кібернетика та комп’ютерні технології, 2020)
    Предложен метод синтеза схемы совмещенного автомата в базисе заказных интегральных схем. Метод основан на расширении матрицы, генерирующей термы систем функций возбуждения памяти и выходных функций. Дополнительная часть ...
  • Синтез совмещенного микропрограммного автомата в базисе FPGA 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2015)
    Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти.
  • Смешанное кодирование наборов микроопераций в микропрограммном автомате 
    Баркалов, А.А.; Титаренко, Л.А.; Баев, А.В.; Матвиенко, А.В. (Кибернетика и системный анализ, 2020)
    Предложен метод уменьшения количества LUT в схеме микропрограммного автомата Мили, реализуемого в базисе FPGA. Метод основан на удалении из наборов микроопераций некоторых элементов для реализации на блоке памяти EMB. ...
  • Смешанное кодирование наборов микроопераций в совмещенном автомате 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2018)
    Предложенный в работе метод ориентирован на базис FPGA. Для реализации схемы автомата используется только один блок встроенной памяти типа EMB. Целью метода является уменьшение числа элементов LUT в схеме совмещенного микро ...