Запропоновано дві моделі схеми мікропрограмного автомата Мілі, що базуються на перетворенні кодів об’єктів. Методи синтезу орієнтовані на ПЛІС типу FPGA, що включають вбудовані блоки пам’яті. Для зменшення числа логічних елементів у схемі автомата запропоновано зменшувати кількість нерегулярних функцій у його описі. Наведено приклад синтезу і результати досліджень для методу, який ґрунтується на перетворенні кодів наборів мікрооперацій у коди станів автомата.
Two models of logic circuit are proposed for Mealy FSM. The models target on FPGA with embedded memory blocks and are based on transformation of the object codes. To decrease the number of LUT elements, it is proposed to decrease the number of irregular functions representing FSM. Both example of design and results of experiments are given for the method based on transformation of the codes of collections of microoperations into state codes of FSM.