Эффективность поразрядной конвейеризации вычислений в FPGA-компонентах систем критического применения

Abstract

Рассмотрены вопросы эффективности цифровых компонентов в системах критического применения. Исследованы компоненты, проектируемые традиционно на основе матричных структур, создающих для этих систем проблему скрытых неисправностей, и поразрядные конвейеры, использование которых позволяет решить эту проблему. Проведен сравнительный анализ эффективности спроектированных на FPGA поразрядных конвейерных и матричных умножителей в сложности, производительности и энергопотреблении. Предложен метод, повышающий эффективность поразрядных конвейерных умножителей.

В роботі проведено порівняльний аналіз ефективності порозрядних конвеєрних і матричних помножувачів, спроектованих на FPGA. Проведені дослідження показали, що порозрядні конвеєри демонструють високу ефективність, що перевершує матричні рішення і в продуктивності, і в енергоспоживанні навіть при проектуванні на САПР матричної орієнтації. Оскільки ця орієнтація знижує переваги порозрядних конвеєрів, для підвищення їхньої ефективності запропоновано метод, який забезпечує додаткове поліпшення цих характеристик і при цьому робить певну поступку матричній орієнтації САПР, що є актуальним в перехідний період — до подолання традицій матричного домінування і становлення порозрядної конвеєризації обчислень.

The paper presents a comparative analysis of the efficiency of FPGA-basedbitwise pipelines and matrix structures. Studies have shown that bitwise pipelines exhibit high efficiency exceeding that of the matrix structures in terms of both performance and energy consumption, even when designing a matrix orientation on CAD. Since such orientation reduces the advantages of bitwise pipelines, a method is proposed to increase their efficiency, which improves their throughput and energy consumption, whilemaking a cеrtain concessionsto the matrix orientation of CAD. Thiswould beparticularly importantduring the transitional period, while the traditions of matrix domination are to be overcome and the of bitwise pipeline computing is to be formed.