Рассмотрена задача построения параллельных генетических алгоритмов генерации идентифицирующих последовательностей для цифровых устройств по схеме «мастер–рабочий». Исследована их масштабируемость на системах с большим числом вычислительных ядер.
The task of constructing the parallel genetic algorithms for generating the identifying sequences for synchronous sequential circuits based on the «master-slave» scheme is considered. The problem of their scalability on systems with a great number of cores is investigated.
Розглянуто задачу побудови паралельних генетичних алгоритмів генерації ідентифікуючих послідовностей цифрових пристроїв за схемою «майстер–робітник». Досліджено їх масштабованість на системах з великою кількістю обчислювальних ядер.