Нахождение теста для режима максимального энергопотребления комбинационной схемы

dc.contributor.author	Бибило, П.Н.
dc.date.accessioned	2015-06-10T20:27:50Z
dc.date.available	2015-06-10T20:27:50Z
dc.date.issued	2010
dc.identifier.citation	Нахождение теста для режима максимального энергопотребления комбинационной схемы / П.Н. Бибило // Управляющие системы и машины. — 2010. — № 5. — С. 39-45. — Бібліогр.: 6 назв. — рос.	uk_UA
dc.identifier.issn	0130-5395
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/82869
dc.description.abstract	Предложены формализация задачи и алгоритм нахождения тестовых векторов, обеспечивающих режим максимального энергопотребления комбинационной логической схемы, синтезированной в базисе проектирования заказной КМОП СБИС.	uk_UA
dc.description.abstract	A formalization of the problem and an algorithm of finding the test vectors that allow to find the mode of the maximal power consumption in a combinational logic circuit synthesized in the custom CMOS VLSI design basis are suggested.	uk_UA
dc.description.abstract	Запропоновано формалізацію задачі та алгоритм знаходження тестових векторів, які забезпечують режим максимального енергоспоживання комбінаційної логічної схеми, синтезованої у базисі проектування заказної КМОП НВІС.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України	uk_UA
dc.relation.ispartof	Управляющие системы и машины
dc.subject	Технические средства информатики	uk_UA
dc.title	Нахождение теста для режима максимального энергопотребления комбинационной схемы	uk_UA
dc.title.alternative	Знаходження тесту для режиму максимального енергоспоживання комбінаційної схеми	uk_UA
dc.title.alternative	Finding a Test for the Mode of Maximal Power Consumption in a Combinational Circuit	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA
dc.identifier.udc	621.382