Наукова електронна бібліотека
періодичних видань НАН України

Перегляд Комп’ютерні засоби, мережі та системи за автором "Титаренко, Л.А."

Репозиторій DSpace/Manakin

Перегляд Комп’ютерні засоби, мережі та системи за автором "Титаренко, Л.А."

Сортувати за: Порядок: Результатів:

  • Двойное кодирование состояний в совмещенном автомате 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В.; Сабурова, С.А. (Комп’ютерні засоби, мережі та системи, 2019)
    Предложен метод уменьшения аппаратурных затрат в схеме совмещенного микропрограммного автомата, реализуемого в базисе FPGA. Метод основан на разбиении множества состояний на классы, каждый из которых соответствует отдельному ...
  • Кодування вихідних змінних у суміщеному автоматі 
    Баркалов, А.А.; Титаренко, Л.А.; Візор, Я.Є.; Матвієнко, А.В. (Комп’ютерні засоби, мережі та системи, 2018)
    Запропоновано метод зменшення числа елементів LUT у схемі суміщеного автомата. Показані умови реалізації автомата на одному блоці пам'яті EMB і мінімальній кількості елементів LUT.
  • Реализация схемы совмещенного автомата в базисе FPGA 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB
  • Реализация схемы устройства управления с двумя источниками кодов 
    Баркалов, А.А.; Базыдло, Г.; Визор, Я.Е.; Матвиенко, А.В.; Титаренко, Л.А. (Комп’ютерні засоби, мережі та системи, 2014)
    The method is proposed for reducing the number of LUT elements in the circuit of Moore finite state machine. The method is based on the using two sources of pseudoequivalent states.
  • Синтез совмещенного микропрограммного автомата в базисе FPGA 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2015)
    Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти.
  • Уменьшение числа элементов табличного типа в схеме совмещенного микропрограммного автомата 
    Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2017)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA. Метод позволяет получить схему с минимальным числом элементов LUT.

Пошук


Розширений пошук

Перегляд

Мій обліковий запис