Подвійна адресація мікрокоманд в КМПК із загальною пам'яттю

Abstract

Мета роботи. Запропоновано метод проектування КМПК, який дозволяє покращити такі його характеристики, як кількість логічних рівнів схеми і регулярність програмованих міжпоєднань. Основним недоліком елементів LUT є мале число входів. Сучасні цифрові системи можуть генерувати сигнали логічних умов, що надходять у пристрій керування, число яких в десятки разів перевищує число входів LUT. Така невідповідність між характеристиками алгоритму керування і кількістю входів елементів LUT призводить до багаторівневих схемам пристроїв керування з нерегулярною структурою програмованих міжпоєднань, і є причиною зниження швидкодії і збільшення площі кристала і споживаної потужності. Результати. Запропоновано метод подвійної адресації мікрокоманд в КМПК із загальною пам'яттю. Метод є адаптацією дворівневого кодування станів автоматів Мілі, схеми яких реалізуються в базисі FPGA. Запропонований метод дозволяє отримати схему адресації мікрокоманд з двома рівнями логіки і регулярною системою міжпоєднань. В роботі розглянуто приклад синтезу схеми КМПК і виконаний аналіз запропонованого методу.

Цель работы. Предложен метод проектирования КМУУ, позволяющий улучшить такие его характеристики, как количество логических уровней схемы и регулярность программируемых межсоединений. Основной недостаток элементов LUT – малое число входов. Современные цифровые системы могут генерировать сигналы логических условий, поступающих в устройство управления, число которых в десятки раз превышает число входов LUT. Такое несоответствие между характеристиками алгоритма управления и количеством входов элементов LUT приводит к многоуровневым схемам устройств управления с нерегулярной структурой программируемых межсоединений, и является причиной снижения быстродействия и увеличения площади кристалла и потребляемой мощности. Результаты. Предложен метод двойной адресации микрокоманд в КМУУ с общей памятью. Метод является адаптацией двухуровневого кодирования состояний автоматов Мили, схемы которых реализуются в базисе FPGA. Предложенный метод позволяет получить схему адресации микрокоманд с двумя уровнями логики и регулярной системой межсоединений. В работе рассмотрен пример синтеза схемы КМУУ и выполнен анализ предложенного метода.

The purpose of the article. In the article, there is proposed a CMCU design method improving such characteristics of CU as the number of logic levels and regularity of programmable interconnections. The main drawback of LUT is a small number of inputs. Modern digital systems can generate signals of logical conditions entering the control unit, the number of which is tens of times greater than the number of LUT inputs. Such a discrepancy between the characteristics of the control algorithm and the number of inputs of the LUT elements leads to multi-level control circuits with an irregular structure of programmable interconnections, and is the reason for a decrease in performance and an increase in chip area and power consumption. Results. A method for double addressing of microinstructions in CMCU with shared memory is proposed. The method is an adaptation of the two-fold state assignment of Mealy FSMs, the circuits of which are implemented with FPGAs. The proposed method makes it possible to obtain a microinstruction addressing circuit with two logic levels and a regular interconnection system. The paper considers an example of the synthesis of the CMCU circuit and analyzes the proposed method.