Наукова електронна бібліотека
періодичних видань НАН України

Перегляд Відділення інформатики за автором "Визор, Я.Е."

Репозиторій DSpace/Manakin

Перегляд Відділення інформатики за автором "Визор, Я.Е."

Сортувати за: Порядок: Результатів:

  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Визор, Я.Е.; Матвиенко, А.В.; Кадет, Н.П. (Управляющие системы и машины, 2018)
    Предложен метод синтеза совмещенного автомата, ориентированный на базис FPGA. Метод позволяет получить схему с одним встроенным блоком памяти EMB и минимальным числом элементов LUT. В лучшем случае число элементов LUT ...
  • Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2012)
    Предложен метод оптимизации аппаратурных затрат в цифровых устройствах управления с гетерогенной структурой кодированием фрагмента переменных. Получены аналитические оценки эффективности предложенного метода.
  • Баркалов, А.А.; Визор, Я.Е.; Мирошкин, А.А. (Управляющие системы и машины, 2009)
    Предложена модификация алгоритма кодирования полей совместимых микроопераций, основанная на использовании копий некоторых сигналов, что дает определенную гибкость в формировании классов совместимых микроопераций. Описаны ...
  • Визор, Я.Е. (Математичні машини і системи, 2006)
    С целью построения оптимальных по быстродействию и оборудованию арифметических устройств вычислительной техники проведен анализ двух систем счисления: позиционной и системы счисления в остаточных классах. Предложен метод ...
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Оптимизация достигается путем представления ...
  • Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В.; Титаренко, Л.А. (Управляющие системы и машины, 2015)
    Предложен метод уменьшения числа LUT-элементов в схеме автомата Мура, основанный на использовании двух источников кодов классов псевдоэквивалентных состояний. Приведен пример применения предложенного метода.
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB
  • Баркалов, А.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2013)
    Предложена реализация схемы устройства управления на FPGA для цифровых устройств, для чего использованы особенности автомату Мура и базиса FPGA, что приводит к сокращению числа необходимых LUT-элементов.
  • Баркалов, А.А.; Базыдло, Г.; Визор, Я.Е.; Матвиенко, А.В.; Титаренко, Л.А. (Комп’ютерні засоби, мережі та системи, 2014)
    The method is proposed for reducing the number of LUT elements in the circuit of Moore finite state machine. The method is based on the using two sources of pseudoequivalent states.
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2015)
    Предложен метод синтеза совмещенного микропрограммного автомата (МПА) в базисе СБИС типа FPGA. Схема автомата реализуется на встроенных блоках памяти.
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2018)
    Предложенный в работе метод ориентирован на базис FPGA. Для реализации схемы автомата используется только один блок встроенной памяти типа EMB. Целью метода является уменьшение числа элементов LUT в схеме совмещенного микро ...
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Управляющие системы и машины, 2017)
    Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата ...
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В.; Горина, В.В. (Управляющие системы и машины, 2016)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA, позволяющий получить схему с минимальным числом элементов LUT и встроенных блоков памяти EMB. Минимизация достигается путем замены части множества ...
  • Баркалов, А.А.; Титаренко, Л.А.; Визор, Я.Е.; Матвиенко, А.В. (Комп’ютерні засоби, мережі та системи, 2017)
    Предложен метод синтеза совмещенного микропрограммного автомата в базисе FPGA. Метод позволяет получить схему с минимальным числом элементов LUT.

Пошук


Розширений пошук

Перегляд

Мій обліковий запис