Иерархическая модель поведения отказоустойчивых многопроцессорных систем в потоке отказов

Abstract

Предложена модель, являющаяся дальнейшим развитием идеи построения графо-логических моделей, отражающих реакцию отказоустойчивой многопроцессорной системы на появление отказов различной кратности. Особенность предлагаемой модели заключается в том, что она состоит из нескольких графов, расположенных на разных уровнях иерархии.

Запропоновано модель, що є подальшим розвитком ідеї побудови графо-логічних моделей, які відображують реакцію відмовостійкої багатопроцесорної системи на появу відмов різної кратності. Особливість запропонованої моделі полягає у тому, що вона складається з декількох графів, які розміщуються на різних рівнях ієрархії.

The model is offered which is a subsequent development of a graph logical models construction idea. These models reflects reaction of a failure-resistance multi-processor system for different multiplicity failure occurrence. Peculiarity of offered model is presence of several graphs on different levels of hierarchy.