Алгоритмічно-структурні та схемотехнічні особливості апаратної реалізації операцій з кватерніонами у функціональних процесорах

Домашня сторінка
→
Фізико-технічні та математичні науки
→
Відділення інформатики
→
Реєстрація, зберігання і обробка даних
→
Реєстрація, зберігання і обробка даних, 2013 (том 15)
→
Реєстрація, зберігання і обробка даних, 2013 (том 15), № 2
→
Переглянути статтю

dc.contributor.author	Каліновський, Я.О.
dc.contributor.author	Боярінова, Ю.Є.
dc.contributor.author	Тарасенко, В.П.
dc.contributor.author	Клятченко, Я.М.
dc.date.accessioned	2015-10-10T14:32:44Z
dc.date.available	2015-10-10T14:32:44Z
dc.date.issued	2013
dc.identifier.citation	Алгоритмічно-структурні та схемотехнічні особливості апаратної реалізації операцій з кватерніонами у функціональних процесорах / Я.О. Каліновський, Ю.Є. Боярінова, В.П. Тарасенко, Я.М. Клятченко // Реєстрація, зберігання і обробка даних. — 2013. — Т. 15, № 2. — С. 17-28. — Бібліогр.: 10 назв. — укр.	uk_UA
dc.identifier.issn	1560-9189
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/87063
dc.description.abstract	Показано принципову можливість створення багатопроцесорних систем на основі програмованих інтегральних мікросхем з уже реально досягнутим рівнем інтеграції для прямої апаратної реалізації повної системи операцій над кватерніонами.	uk_UA
dc.description.abstract	The principal possibility of multiprocessor systems based on programmable integrated circuits with actually already achieved level of integration for direct hardware implementation of complete system operations with quaternions has been shown.	uk_UA
dc.language.iso	uk	uk_UA
dc.publisher	Інститут проблем реєстрації інформації НАН України	uk_UA
dc.relation.ispartof	Реєстрація, зберігання і обробка даних
dc.subject	Математичні методи обробки даних	uk_UA
dc.title	Алгоритмічно-структурні та схемотехнічні особливості апаратної реалізації операцій з кватерніонами у функціональних процесорах	uk_UA
dc.title.alternative	Algorithmic and Structural Circuit Technology Characteristics for Hardware Implementation of Operations with Quaternions in Functional Processors	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA
dc.identifier.udc	004.942