Реализация автомата Мура в базисе гибридных FPGA

dc.contributor.author	Цололо, С.А.
dc.date.accessioned	2015-06-19T18:00:56Z
dc.date.available	2015-06-19T18:00:56Z
dc.date.issued	2014
dc.identifier.citation	Реализация автомата Мура в базисе гибридных FPGA / С.А. Цололо // Управляющие системы и машины. — 2014. — № 4. — С. 55-60. — Бібліогр.: 12 назв. — рос.	uk_UA
dc.identifier.issn	0130-5395
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/83488
dc.description.abstract	Предложенный метод реализации автомата Мура в базисе гибридных FPGA направлен на уменьшение аппаратурных затрат в логической схеме автомата Мура, основан на использовании двух источников кодов псевдоэквивалентных состояний.	uk_UA
dc.description.abstract	The proposed method is directed at reducing instrumental coast of Moore FSM logic circuit based on using two source of codes of pseudoequivalent states.	uk_UA
dc.description.abstract	Запропоновано метод реалізації автомата Мура в базисі гібридних FPGA, спрямований на зменшення апаратурних витрат в логічній схемі автомата Мура, заснований на використанні двох джерел кодів псевдоеквівалентних станів.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Міжнародний науково-навчальний центр інформаційних технологій і систем НАН та МОН України	uk_UA
dc.relation.ispartof	Управляющие системы и машины
dc.subject	Технические средства информатики	uk_UA
dc.title	Реализация автомата Мура в базисе гибридных FPGA	uk_UA
dc.title.alternative	Implementation Moore FSM with hybrid FPGAs	uk_UA
dc.title.alternative	Реалізація автомата Мура в базисі гібридних FPGA	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA
dc.identifier.udc	004.274