Реализация схемы совмещенного автомата в базисе FPGA

Домашня сторінка
→
Фізико-технічні та математичні науки
→
Відділення інформатики
→
Комп’ютерні засоби, мережі та системи
→
Комп’ютерні засоби, мережі та системи, 2016
→
Комп’ютерні засоби, мережі та системи, 2016, № 15
→
Переглянути статтю

dc.contributor.author	Баркалов, А.А.
dc.contributor.author	Титаренко, Л.А.
dc.contributor.author	Визор, Я.Е.
dc.contributor.author	Матвиенко, А.В.
dc.date.accessioned	2017-07-21T10:27:38Z
dc.date.available	2017-07-21T10:27:38Z
dc.date.issued	2016
dc.identifier.citation	Реализация схемы совмещенного автомата в базисе FPGA / А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко // Комп’ютерні засоби, мережі та системи.— 2016.— № 15.— С. 10-19.— Бібліогр.: 15 назв.— рос.	uk_UA
dc.identifier.issn	1817-9908
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/122858
dc.description.abstract	Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB. Ключевые слова: совмещенный автомат, FPGA, LUT, EMB	uk_UA
dc.description.abstract	Запропоновано метод синтезу суміщеного мікропрограмного автомата, орієнтований на НВІС типу FPGA. Метод дозволяє отримати схему з мінімальним числом елементів LUT і блоків EMB.	uk_UA
dc.description.abstract	The method is proposed for realization of combined microprogrammed automation targeting FPGA. The method allows obtaining a circuit with minimum number of LUTs and EMBs.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Інститут кібернетики ім. В.М. Глушкова НАН України	uk_UA
dc.relation.ispartof	Комп’ютерні засоби, мережі та системи
dc.title	Реализация схемы совмещенного автомата в базисе FPGA	uk_UA
dc.title.alternative	Realization of combined finite state mashine with FPGAs	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA
dc.identifier.udc	004.274