Модульные коды с суммированием в системах функционального контроля. I. Свойства обнаружения ошибок кодами в информационных векторах

Abstract

Выполнен анализ свойств модульных кодов с суммированием единичных информационных разрядов в системах функционального контроля при изменении длины информационного вектора. Установлены зависимости между ошибками различного вида при различных значениях модулей, которые непосредственно связаны с числом разрядов контрольных векторов и правилами вычисления их значений. Показано, что модульные коды с суммированием независимо от значения модуля не обнаруживают одинаковый процент ошибок кратностью d от общего числа ошибок данной кратностью при любых длинах информационных векторов. Экспериментально установлено, что уменьшение значения модуля для реальных логических схем во многих случаях не приводит к увеличению числа необнаруживаемых ошибок, возникающих на их выходах.

Проаналізовано властивості кодів з підсумовуванням одиничних інформаційних розрядів в системах функціонального контролю при змінюванні довжини інформаційного вектору. Встановлено залежності між різними похибками при різних значеннях модулів, які безпосередньо пов’язані з кількістю розрядів контрольних векторів і правилами їх обчислення. Показано, що модульні коди з підсумовуванням незалежно від значення модуля не виявляють однаковий процент похибок кратності d від загального числа похибок даної кратності при будь-якій довжині інформаційних векторів. Експериментально встановлено, що зменшення значення модуля для реальних логічних схем в багатьох випадках не приводить до збільшення числа похибок, що не виявляються, на виходах.

The analysis of modulo codes with summation of active bits properties in concurrent error detection systems for the data vector length change was performed. Dependence of errors of different types on different values of modulo, that are connected with the number of bits in data vectors and their calculation rules were determined. It was shown that modulo codes with summation do not detect the same rate of given multiplicity d errors for any data vector length without reference to modulo. It is shown in experiments that reduction of modulo value for real logic circuits does not result in the increase of the number of undetectable errors on its outputs in many cases.