

*К. т. н. Ю. А. СЕМИШИН, к. т. н. Ю. Г. МАЙБА,  
О. В. ЛИТВИНОВА*

Украина, Одесский гос. политехнический ун-т,  
Одесский госуниверситет им. И. И. Мечникова

Дата поступления в редакцию

28.12 1999 г.

Оппонент к. ф.-м. н. В. Л. МАЛОРИАН

## ОЦЕНКА ЭФФЕКТИВНОСТИ АТМ-КОММУТАТОРОВ МЕТОДОМ ИМИТАЦИОННОГО МОДЕЛИРОВАНИЯ

*Разработана имитационная модель для оценки эффективности вариантов АТМ-технологии использования широкополосной цифровой сети интегрального обслуживания.*

Внедрение новых и дорогостоящих технологий передачи информации ставит перед провайдерами задачи оценки эффективности предлагаемых решений с точки зрения стоимости аппаратного обеспечения и возможных эксплуатационных характеристик в условиях прогнозируемых значений параметров рабочей нагрузки. В число таких новых технологий в области коммуникаций входит АТМ-технология использования широкополосных цифровых сетей интегрального обслуживания [1].

Одним из подходов к получению оценок эффективности использования различных вариантов решений по выбору конфигурации сети и параметров отдельных функциональных блоков является метод имитационного моделирования [2]. К числу программных комплексов, обеспечивающих возможность разработки и исследования моделей подобных объектов, относится диалоговая автоматизированная система имитационного моделирования (ДАСИМ). В основе ее применения лежит непроцедурный подход к разработке и исследованию моделей [3, 4]. При этом от пользователя не требуется разработки имитационных программ, а модель сети представляется собой описание структуры объекта, связей между ними и алгоритмов управления.

В настоящей работе в качестве объекта исследования рассматривается широкополосная цифровая сеть интегрального обслуживания, предназначенная для обеспечения связи между локальными сетями с использованием асинхронного режима переноса информации (рис. 1). Исследуемый объект обеспечивает передачу АТМ-ячеек между I сорокапортовыми транзитными коммутаторами. При этом выбор трактов связи осуществляется с использованием центрального АТМ-коммутатора.

Для решения задачи оценки эффективности применения широкополосной цифровой сети интегрального обслуживания была разработана имитационная модель, в структуре которой следующие подмодели:

— рабочей нагрузки, формируемой в результате обмена информацией между локальными сетями;

— транзитного коммутатора, выполняющего мультиплексирование Frame Relay-кадров от разных источников и преобразование их в АТМ-ячейки для передачи в центральный АТМ-коммутатор;

— центрального АТМ-коммутатора, обеспечивающего передачу ячеек соответствующему транзитному коммутатору;

— блока сборки АТМ-ячеек в пакет Frame Relay;

— блока коммутации выходящего пакета;

— обработки полученных сообщений;

— транспортной сети, отражающей структуру исследуемого объекта.

Перечисленные подмодели компонентов цифровой сети интегрального обслуживания предназначены для моделирования задержек, возникающих при транспортировке информации между абонентами сети. В качестве источников и адресатов рассматриваются локальные сети, соединенные посредством выделенных каналов с транзитными коммутаторами.

**Модель рабочей нагрузки** предназначена для имитации процессов генерации потока заявок на передачу информации от источника к адресату, преобразования поступающих заявок к потоку Frame Relay-кадров, их буферизации, передачи на вход модели транзитного коммутатора, а также приема информации от других абонентов сети (рис. 2).

В структуру модели входят **IxJ** (**J** – количество портов транзитного коммутатора) обслуживающих устройств типа (**b,ij**) и устройство (**yvn,1**).

Устройство (**yvn,1**) предназначено для генерации потоков сообщений, имитирующих обмен информацией между абонентами сети. В модели каждому абоненту поставлен в соответствие поток требований **I<sub>ij</sub>** (**i=1,...,I** – индекс транзитного коммутатора; **j=1,...,J** – номер порта). Каждый источник характеризуется частотой появления запросов на передачу данных, параметрами длины генерируемых требований и пунктами назначения. Параметр длины требования используется для определения количества Frame Relay-кадров, генерируемых на выходе устройства (**yvn,1**). Сгенерированные заявки, имитирующие поток Frame Relay-кадров, поступают на вход соответствующих устройств (**b,ij**). В исходном состоянии устройства (**b,ij**) свободны. Первое поступившее требование передается на обслуживание. Длительность этой операции эквивалентна времени транспортировки кадра по каналу связи на вход транзитного коммутатора. По завершению пе-

## АППАРАТУРА СВЯЗИ



Рис. 1. Структура исследуемого объекта




Рис. 2. Схема модели рабочей нагрузки




Рис. 3. Схема модели транзитного коммутатора

## АППАРАТУРА СВЯЗИ

редачи требования устро́йство блоки́руется. В ре́зультате о́стальные требование́ устанавливаются в очередь. Следую́щее требование обслу́живается толь-ко по́сле прибытия сигнала включения устро́йства ( $B_{ij}^c$ ), поступающе́го из модели транзитного комму-татора. Посредством этого сигнала осущес-твляется регулирование трафика от каждого источника за-гру́зки. Если в буфере транзитного комму-татора имеется место в памяти для записи очередного кад-ра, то генерируется сигнал включения устро́йства  $B_{ij}$ . При поступлении сигнала в канал передаётся следующий кадр. Тем самым обес-печивается гаран-тиро-ванная полоса пропускания для каждого порта.

**Модель транзитного узла коммутации** предна-значена для имитации проце-дур мультиплексиро-вания внешней нагрузки, проце-дуры упаковки Frame Relay-ка-дров в ATM-ячейки и по-следую-щей их передачи по кан-алу связи в центральный комму-татор (**рис. 3**).

В состав модели входят  $I \times J$  устро́йств ( $\kappa, ij$ ), а также устро́йства ( $\kappa_3, i$ ) и ( $yc, i$ ). С помо-щью этих устро́йств моделируется алгоритм циклической обработки портов комму-татора, обес-печивающих прием и передачу пакетов.

Устро́йства ( $\kappa, ij$ ) предна-значены для буфериза-ции Frame Relay-ка-дров, поступающих по кан-алам связи с выхода модели рабочей нагрузки. В исходном состоянии эти устро́йства с помо-щью сигнала начальной установки **ну** блоки-руются. Поэтому по-ступающие требование́ устанавливаются в очередь к устро́йству. В момент установки требование́ в оче-редь посредством реакции на постановку **rhn(1-N)** генерируется сигнал включения устро́йства ( $\delta, ij$ ). Он иницирует проце-дуре передачи следую-щей паке-та в буфер транзитного комму-татора. Механизм реакций задает регламент, при котором в момент уста-новки в очередь 1-го, 2-го и  $N$ -го пакетов генери-руются указанные сигналы. По прибытии  $N+1$ -го пакета такой сигнал не выдаётся. Следовательно, во входной буфер устро́йства можно записать не бо-льше чем  $N+1$  требование. Тем самым осущес-твляется гаран-тиро-ванная полоса пропускания для любо-го порта транзитного комму-татора. Активизация проце-дуре обслуживания требование́й, находящихся в оче-реди, осущес-твляется сигналом  $K_{ij}^c$ , генерируе-мым устро́йством управления циклическим обслу-живанием портов. После поступления этого сигнала производится разблокировка устро́йства. Требование́, находящиеся во входном буфере, извлекаются из оче-реди и передаются на обслу-живание. Дли-тельность этой операции эквивалентна времени, затрачиваемому на упаковку Frame Relay-ка-дра в ATM-ячейки [1]. При этом количество генерируе-мых ячеек определяется автоматически путем деле-ния длины Frame Relay-ка-дра (без учета синхрони-зации и CRC) на длину информационной части ATM-ячейки. Далее сгенерированные ячейки поступают на обслу-живание к устро́йству ( $\kappa_3, i$ ), моделирую-щему задержки в кан-але связи, соединяющем транзитный и центральный комму-таторы. По заверше-нии обработки по-следу-шего требование́ возникает реакция на пустое состоя-ние оче-реди **rhi(0)**. В ре-зультате этого генерируются два сигнала. Пер-

вый сигнал блоки-рует исходное устро́йство, возвраща-ющая его тем самым в исходное состоя-ние, а второй сигнал ( $YC^c_i$ ) производит включение устро́йства ( $yc, i$ ).

Устро́йство ( $yc, i$ ) предна-значено для управле-ния проце-дурой циклического обслу-живания портов. На входе устро́йства установлены  $J$  управляемых источников, генерирующих требование́ только с помо-щью сигнала «**включить источник**». При этом каждому устро́йству ( $\kappa, ij$ ) поставлен в соответствие управляемый источник  $Y_{ij}$ , осущес-твляющий его включение. В момент запуска модели на выполнение с помо-щью сигнала начальной установки (**ну**) осущес-твляется запуск управляемого источника  $Y_{i1}$ . Генери-рованное требование немедленно передаётся на обслу-живание. Дли-тельность этой операции эквивалентна задержке, связанной с переходом к обслу-живанию следую-щего порта. На выходе устро́йства  $Y_{i1}$  требование покида-ет систему (на рис. 3, 6 и 7 это обозначено знаком "заземление"), генери-руя сигнал блокировки исходного устро́йства, включения устро́йства ( $\kappa, i1$ ) и запуска следую-щего источника. После включения управляемого источника  $Y_{i2}$  на вход к устро́йству устанавливается требование, которое иницирует обработку следую-щего порта. После обслу-живания требование, соотве-тствующее по-следнему порту, вновь производится запуск первого управляемого источника. Тем самым осущес-твляется переход к оче-редному циклу обработки портов.

**Модель ATM-комму-татора** предна-значена для имитации проце-дуре коммутации, которая заключает-ся в передаче ATM-ячеек из входного буфера в вы-ходной для по-следую-щей передачи его в соотве-тствующий транзитный комму-татор. При этом выбирается так-ой комму-татор, который обес-печивает доставку передаваемой информации в пункт назначения. В структуру модели входят блок буфериза-ции вход-ных сообщений, устро́йство сканирования входных буферов ( $ukv, 1$ ), коммутации ATM-ячеек (**вбф, 1**) и блок имитации выходных кан-алов (**рис. 4**).

Блок буфериза-ции вход-ных сообщений предна-значен для управления алгоритмом обслу-живания входных буферов центрального комму-татора. В его структуру входят  $I$  устро́йств типа ( $c, i$ ), обес-печивающих последовательную передачу ATM-ячеек для выполнения проце-дуре коммутации. В исходном состоянии устро́йство ( $c, i$ ) находится в положении «свободно». Пакет, поступающий во входной буфер приемника, немедленно поступает на обслу-живание. Дли-тельность этой операции эквивалентна задержке, связанной с передачей пакета из буфера приемника канала в буфер центрального комму-татора для не-посредственного выполнения операции коммутации. После записи пакета в буфер к устро́йству ( $ukv, 1$ ) исходное устро́йство блоки-руется.

Проце-дуре коммутации ATM-ячеек моделируется устро́йством ( $ukv, 1$ ). На вход устро́йства поступают пакеты, которые по прибытии устанавливаются в оче-редь к устро́йству. Обслу-живание оче-редей выполняется в соотве-тствии с циклическим алго-ритмом. При наличии пакета во входном буфере

## АППАРАТУРА СВЯЗИ




Рис. 4. Схема модели центрального коммутатора




Рис. 5. Схема модели сборки ATM-ячеек




Рис. 6. Схема модели коммутации выходящего потока

## АППАРАТУРА СВЯЗИ

соответствующее требование извлекается из очереди и передается на обслуживание. Длительность этой операции эквивалентна задержке, возникающей при записи пакета в выходной буфер порта, обеспечивающего доставку пакета в пункт назначения. На выходе устройства ( $\text{цкв}, \mathbf{1}$ ) генерируется сигнал разблокировки ( $\mathbf{C}^e_i$ ) устройства ( $\mathbf{c}, \mathbf{i}$ ). После этого в буфер коммутатора производится запись следующего пакета.

Моделирование процессов обслуживания выходных буферов осуществляется устройством ( $\mathbf{вбф}, \mathbf{1}$ ). На входе устройства формируются очереди, предназначенные для буферизации пакетов, направляемых в соответствующие транзитные коммутаторы. Критерием для формирования очередей являются номера потоков. Они однозначно определяют номер очереди. Например, если поток с номером 1 направляется абонентам, подключенными к первому коммутатору, то он указывается в описании первой очереди и т. д. Таким образом, операция коммутации заключается в передаче заявки в соответствующую очередь.

Моделирование задержек в каналах связи, соединяющих центральный и транзитный коммутаторы, выполняется посредством блока имитации выходных каналов ( $\mathbf{m}, \mathbf{1}$ )–( $\mathbf{m}, \mathbf{I}$ ). На входе каждого устройства формируется очередь. Передача пакетов на входы этих устройств осуществляется с использованием средств вероятностного планирования.

**Модель блока сборки ATM-ячеек** предназначена для имитации задержки, связанной с выполнением процедуры буферизации пакетов и последующей сборкой их в Frame Relay-кадры (рис. 5).

В структуру блока входят  $\mathbf{I}$  обслуживающих устройств ( $\mathbf{всб}, \mathbf{1}$ )...( $\mathbf{всб}, \mathbf{I}$ ), каждое из которых имитирует операцию сборки ATM-ячеек на выходе соответствующего транзитного коммутатора. Поскольку функционирование портов транзитных коммутаторов осуществляется в дуплексном режиме, то обработку входящих и исходящих пакетов можно моделировать с помощью отдельных устройств, разделяя тем самым процедуры обслуживания по приему и передаче пакетов.

Детально процесс их функционирования рассмотрим на примере первого устройства. Поступающие на вход устройства требования (ATM-ячейки) устанавливаются в очередь и находятся в ней до момента поступления последней ячейки, с помощью которой транспортировался Frame Relay-кадр. Сборка пакетов производится автоматически, т. к. устройство ( $\mathbf{всб}, \mathbf{1}$ ) указано в качестве пункта назначения при описании процедуры их генерации. Собранные требование немедленно передается на обслуживание. Длительность этой операции эквивалентна времени, необходимому для выполнения процедуры сборки. После завершения сборки полученный кадр записывается в буфер передатчика, входящего в состав соответствующего порта.

**Модель блока коммутации** выходящего потока предназначена для моделирования задержек, возникающих при передаче Frame Relay-кадров из буфера передатчика транзитного коммутатора на вход

оконечного устройства сборки пакетов в исходное сообщение (рис. 6).

В структуру модели входят  $\mathbf{I} \times \mathbf{J}$  устройств типа ( $\mathbf{ф}, \mathbf{ij}$ ) и устройство управления передачей данных ( $\mathbf{увб}, \mathbf{i}$ ). Устройства ( $\mathbf{ф}, \mathbf{ij}$ ) предназначены для буферизации Frame Relay-пакетов, поступающих с выхода модели сборки ATM-ячеек. В исходном состоянии устройства с помощью сигнала начальной установки блокируются. Поэтому все поступающие требования устанавливаются в очередь и находятся в ней до момента выдачи сигнала ( $\Phi^e_{ij}$ ) «включить устройство ( $\mathbf{ф}, \mathbf{ij}$ )». Генерация этого сигнала является реакцией устройства управления на запрос ( $\mathbf{З}^e_{ij}$ ) о предоставлении канала связи для передачи пакета. Если канал свободен, то устройство управления генерирует сигнал ( $\Phi^c_{ij}$ ), который инициирует процедуру передачи пакета. По завершении обслуживания устройство блокируется, а требование передается на вход модели сборки Frame Relay-пакетов. В момент передачи требования дополнительно генерируется сигнал включения устройства управления каналом связи ( $\mathbf{УБ}^e_i$ ). В результате устройство, имитирующее функции буферизации информации, возвращается в исходное состояние.

Алгоритм функционирования устройства управления каналом связи ( $\mathbf{увб}, \mathbf{i}$ ) состоит в следующем. На входе устройства установлено  $\mathbf{J}$  управляемых источников. При этом каждому устройству буферизации ( $\mathbf{ф}, \mathbf{ij}$ ) поставлен в соответствие один управляемый источник. В случае возникновения потребности в передаче информации сигналом  $\mathbf{З}^e_{ij}$  производится запуск управляемого источника  $\mathbf{З}_{ij}$ . Если устройство управления свободно, то требование немедленно поступает на обслуживание, имитируя тем самым длительность операции предоставления канала соответствующему порту. По завершении обслуживания требование покидает систему, генерируя при этом два сигнала. Первый сигнал блокирует устройство управления до момента освобождения канала связи (сигнал «выключить ( $\mathbf{увб}, \mathbf{i}$ )»), а второй инициирует процесс обслуживания порта, выдавшего запрос на предоставление канала (сигнал «включить ( $\mathbf{ф}, \mathbf{ij}$ )»). При запуске следующего источника сгенерированные требования устанавливаются в очередь к устройству. Следующий запрос будет обрабатываться после освобождения канала связи в результате поступления сигнала ( $\mathbf{УБ}^e_i$ ).

**Модель обработки сообщений** предназначена для имитации процедуры сборки Frame Relay-пакетов в одно сообщение. На передающей стороне исходное требование (файл) упаковывается в пакеты, которые по каналам связи поступают на вход транзитного коммутатора. С выхода коммутатора информация транспортируется в виде ATM-ячеек. По достижении адресуемого пограничного коммутатора ATM-ячейки преобразуются в Frame Relay-кадр, который по каналу связи передается через один из портов в пункт назначения. В конечном пункте производится сборка Frame Relay-пакетов в одно сообщение. Моделирование этой операции производится с помощью устройства ( $\mathbf{сб}, \mathbf{1}$ ), представленного на рис. 7.




Рис. 7. Схема модели сборки Frame Relay-пакетов

На вход устройства поступают  $I \times J$  потоков сообщений с выхода транзитных коммутаторов. Прибывший Frame Relay-пакет записывается во входной буфер и находится в нем до момента поступления последнего кадра, используемого для транспортировки исходного файла. По прибытии последнего пакета автоматически инициируется процедура сборки исходного сообщения. Длительность выполнения этой операции эквивалентна времени, затрачиваемому на сборку сообщения, и имитируется как функция от длины полученного сообщения. При этом устройство (**сб1**) обеспечивает параллельное обслуживание требований от различных источников. Тем самым значительно уменьшается общее число устройств, входящих в состав модели.

**Модель транспортной сети** предназначена для описания всех возможных маршрутов передачи пакетов, обеспечивающих доставку сообщений в пункт назначения. В общем случае модель транспортной сети отражает топологию исследуемого объекта. Описание транспортной сети состоит из последовательного перечисления всех исходных узлов (в которых выполняется операция упаковки сообщения в пакеты), пунктов назначения (в которых выполняется сборка пакета) и связей между ними (смежных устройств, которые соединяют узлы коммутации). В качестве исходных узлов, в которых осущес-

твляется генерация пакетов, используются устройства типа  $(\kappa, ij)$ , входящие в состав модели транзитного коммутатора. Пунктами назначения являются устройства типа  $(всб, i)$ , в которых выполняется операция сборки.

Эксперименты с моделью при выбранной конфигурации сети ( $I=4, J=40$ ) позволили найти зависимость коэффициента загрузки центрального коммутатора и времени реакции системы от внешней нагрузки. При этом объем требуемой оперативной памяти при максимальной нагрузке достигал 38 Мбайт, соотношение модельного и реального времени на компьютере типа Pentium-300 составило 30:1.

#### ИСПОЛЬЗОВАННЫЕ ИСТОЧНИКИ

1. АТМ: Технология высокоскоростных сетей. — М. : Лори, 1998.
2. Джилули К. Инструментальные средства оптимизируют производительность сетей // Компьютерщик-М. — 1996. — № 6. — С. 13.
3. Семишин Ю. А., Гуржий В. П., Литвинова О. В. Моделирование дискретных систем на ДАСИМ. — М. : Моя Москва, 1995.
4. Семишин Ю. А., Литвинова О. В. ДАСИМ как инструментальное средство моделирования дискретных систем // Технология и конструирование в электронной аппаратуре. — 2000. — № 2–3. — С. 22–26.

НОВЫЕ КНИГИ

**Шепелев В. А., Стемпковский А. Л. Организация системной среды для построения открытых САПР СБИС.— М. : МГИЭТ, 1999.— 116 с.**

Дано введение в проблему организации современных открытых САПР изделий электроники, проанализированы задачи создания системной среды таких САПР и рассмотрены общепринятые подходы к их решению. Приведена перспективная концепция организации системной среды (концепция гибкой интеграции), которая ориентирована на гибкость в представлении и обработке проектных данных, интегрированность и эффективность представления проекта, гибкость подключения прикладных программ и управления ими.



Дополнительная информация по тел. (095) 532-9832, e-mail: ipk@rnd.miee.ru