Методы минимизации энергопотребления при проектировании КМОП БИС

dc.contributor.author	Белоус, А.И.
dc.contributor.author	Мурашко, И.А.
dc.contributor.author	Сякерский, В.С.
dc.date.accessioned	2013-12-31T18:14:10Z
dc.date.available	2013-12-31T18:14:10Z
dc.date.issued	2008
dc.identifier.citation	Методы минимизации энергопотребления при проектировании КМОП БИС / А.И. Белоус, И.А. Мурашко, В.С. Сякерский // Технология и конструирование в электронной аппаратуре. — 2008. — № 2. — С. 39-44. — Бібліогр.: 11 назв. — рос.	uk_UA
dc.identifier.issn	2225-5818
dc.identifier.uri	http://dspace.nbuv.gov.ua/handle/123456789/52408
dc.description.abstract	Представлены основные методы, позволяющие уменьшить величину рассеиваемой мощности на этапах проектирования КМОП БИС. Приведена классификация источников рассеиваемой мощности.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Інститут фізики напівпровідників імені В.Є. Лашкарьова НАН України	uk_UA
dc.relation.ispartof	Технология и конструирование в электронной аппаратуре
dc.subject	Функциональная микро- и наноэлектроника	uk_UA
dc.title	Методы минимизации энергопотребления при проектировании КМОП БИС	uk_UA
dc.title.alternative	Методи мінімізації енергоспоживання при проектуванні КМОП ВІС	uk_UA
dc.title.alternative	Method for minimization of power consumption when designing CMOS VLIC	uk_UA
dc.type	Article	uk_UA
dc.status	published earlier	uk_UA