DOI https://doi.org/10.15407/csc.2021.02.040 УДК 004.274

О.О. БАРКАЛОВ, доктор техн. наук, професор, Зеленогурський Університет (Польща), 65246, Зелена Гура, вул. Підгірна, 50, Польща, a.barkalov@iie.uz.zgora.pl

Л.О. ТІТАРЕНКО, доктор техн. наук, професор, Зеленогурський Університет (Польща), 65246, Зелена Гура, вул. Підгірна, 50, Польща; Харківський нац. ун-т радіоелектроніки, 61000, м. Харків, просп. Науки, 14, L.Titarenko@iie.uz.zgora.pl

О.М. ГОЛОВІН, канд. техн. наук, ст. наук. співробітник, Ін-т кібернетики ім. В.М. Глушкова НАН України, 03187, м. Київ, просп. Академіка Глушкова, 40, Україна, yaviz@ukr.net

О.В. МАТВІЄНКО, наук. співробітник, Ін-т кібернетики ім. В.М. Глушкова НАН України, 03187, м. Київ, просп. Академіка Глушкова, 40, Україна, yaviz@ukr.net

ОПТИМІЗАЦІЯ КОМПОЗИЦІЙНОГО МІКРОПРОГРАМНОГО ПРИСТРОЮ УПРАВЛІННЯ З ЕЛЕМЕНТАРНИМИ ЛАНЦЮГАМИ

Запропоновано метод зменшення апаратурних витрат у схемі композиційного мікропрограмного пристрою управління (КМПУ), що реалізується в базисі FPGA. Метод заснований на перетворенні адрес мікрокоманд на коди виходів елементарних лінійних операторних ланцюгів (ЕЛОЛ). Для оптимізації схеми КМПУ множина ЕЛОЛ розбивається на класи. Розбиття здійснюється так, що блок адресації мікрокоманд має точно два рівня елементів табличного типу. Пам'ять управління КМПУ реалізується на вбудованих блоках пам'яті. У роботі розглянуто приклад синтезу схеми КМПУ і виконано аналіз запропонованого методу.

Ключові слова: композиційний мікропрограмний пристрій управління, мікрокоманда, LUT, EMB, синтез.

Вступ

Одним із центральних блоків цифрових систем є пристрій управління [1]. Пристрій управління — це послідовна схема [2], яка координує взаємодію інших блоків системи. Як правило, при синтезі схем пристроїв управління виникає необхідність зменшення витрат апаратури [3]. Методи вирішення цього завдання залежать від особливостей архітектури пристрою управління й елементного базису. У цій статті розглядається задача зменшення витрат апаратури в схемі композиційного мікропрограмного пристрою управління (КМПУ) [4]. Як елементний базис обрано мікросхеми типу *FPGA (field-programmable logic array*) [5, 6], широко використовувані для реалізації сучасних цифрових систем [7, 8]. КМПУ є автоматом Мура, до складу якого входить пам'ять управління (ПУ) з мікропрограмою, яка відповідає початковому алгоритму управління [4]. У КМПУ використовується природна адресація мікрокоманд [4], що веде до необхідності використання лічильника адреси мікрокоманд (ЛА). Мікрокоманди (МК) містять тільки мікрооперації (МО) та додаткові сигнали управління [4]. Система функцій збудження пам'яті формується схемою адресації мікрокоманд.

При використанні базису *FPGA* [7, 8] схема адресації МК реалізується на елементах *LUT* (look-up table), а ПУ — на вбудованих блоках пам'яті *EMB* (*Embedded Memory Block*). Лічильник реалізується у вигляді розподіленої схеми, що використовує тригери конфігураційних блоків *CLB* (configurable logic block). Елементи схеми КМПУ з'єднуються за допомогою програмованих з'єднань.

Для оптимізації характеристик CLB необхідно, щоб елемент LUT мав 5-6 входів. Це забезпечує достатню гнучкість проектування, а також уможливлює досягнення компромісу між займаною площею кристала, швидкодією та споживаною елементом LUT електричною енергією [9, 10]. Тому в сучасних мікросхемах *FPGA* елементи *LUT* мають $S_1 = 6$ входів. Це значення є занадто малим для реалізації схем пристрою управління, які можуть мати до 50 логічних умов (ЛУ) і до 15 адресних розрядів [7, 8]. Як наслідок, схеми пристрою управління мають багато рівнів елементів LUT і складну систему з'єднань.

Збільшення числа рівнів у схемі різко збільшує часову затримку та споживану потужність [7]. Тому доцільно зменшувати число рівнів і з'єднань у схемі пристрою управління. У роботі ми розглядаємо один із шляхів вирішення цієї проблеми для КМПУ з елементарними лінійними операторними ланцюгами (ЕЛОЛ) [4].

Пропонований метод засновано на ідеї дворівневого кодування станів [11] автомата Мілі. Стани є аналогами мікрокоманд. Тому в роботі розглядається метод подвійної адресації мікрокоманд. Наші дослідження показали, що за певних умов пропонований метод дає змогу зменшити кількість рівнів у схемі адресації мікрокоманд до двох. Крім того, цей підхід дає змогу забезпечити регулярну систему з'єднань, що спрощує завдання розміщення і трасування [11]. Мова граф-схем алгоритму (ГСА) [3] використовується в нашій статті для специфікації вихідного алгоритму управління.

Синтез КМПУ в базисі FPGA

Будь-яка ГСА Г складається з множин вершин і дуг, що з'єднують ці вершини [3]. Розгляньмо ГСА Г₁ (рис.1).

У ГСА Г₁ можна виокремити початкову (b_0) й кінцеву вершини (b_E), операторні вершини $b_q \in B = \{b_1, ..., b_M\}$ й умовні вершини, що містять ЛУ $x_1 \in X = \{x_1, ..., x_L\}$. У операторній вершині $b_m \in B$ записуються набори мікрооперацій (HMO) $Y_q \subseteq Y = \{y_1, ..., y_N\}$. Для розглянутого прикладу маємо M = 17, L = 6 і N = 9. Введімо низку визначень з роботи [4], необхідних для подальшого викладу матеріалу.

Визначення 1. Кінцева послідовність операторних вершин $\alpha_g = \langle b_{g_1}, ..., b_{g_{F_g}} \rangle$ називається ЛОЛ ГСА Г, якщо для будь-якої пари сусідніх компонент α_g існує дуга, де *i* — номер компоненти вектора α_g .

Визначення 2. Входом ЛОЛ α_g називається вершина, вхід якої пов'язаний з виходом початкової або умовної вершини, або з виходом операторної вершини, що не входить в ЛОЛ α_g .

Визначення 3. Виходом ЛОЛ α_g називається вершина, вихід якої пов'язаний з входом вершини, що не входить у ЛОЛ α_g .

Визначення 4. ЛОЛ $\alpha_{g} \in C$ $\overset{\circ}{\varepsilon}$ елементарною, якщо вона має тільки один вхід.

Операторна вершина $b_m \in B$ відповідає мікрокоманді MI_m , що зберігається в ПУ [12]. Якщо ГСА Г включає M операторних вершин, то в ПУ зберігається M_0 мікрокоманд. Якщо вершина b_0 з'єднана з умовної вершиною, то $M_0 = M + 1$ (в цьому випадку МК MI_0 відповідає вершині b_0). В іншому випадку число МК збігається з числом операторних вершин $(M_0 = M)$.

ISSN 2706-8145, Control systems and computers, 2021, № 2–3



Рис.1. Первинна ГСА Γ_1

Мікрокоманді MI_m відповідає адреса A_m , що має R розрядів, де

$$R = \left\lceil \log_2 M_0 \right\rceil. \tag{1}$$

Для представлення адреси МК використовуються внутрішні змінні $T_r \in T = \{T_1, ..., ..., T_R\}$. Для зберігання адреси МК використовується *R*-розрядний лічильник ЛА з інформаційними входами типу *D* [4]. Для запису адреси в ЛА використовуються функції збудження пам'яті (ФЗП), що утворюють множину $\Phi = \{D_1, ..., D_R\}$.

Використовуючи метод [4], побудуємо множину ЕЛОЛ $C = \{\alpha_1, ..., \alpha_G\}$ для ГСА Г. Ця множина має такі властивості:

- кожен елемент множини С є ЕЛОЛ;

 все операторні вершини включені до деяких ЕЛОЛ;

 кожна вершина включена тільки в одну ЕЛОЛ;

 – число елементів множини С є мінімально можливим.

Виконаємо природну адресацію МК в межах кожної ЕЛОЛ. У цьому випадку умова

$$A_{gi+1} = A_g + 1 \left(g = \overline{1,G}; i = \overline{1,F_g - 1}\right)$$

виконується для кожної пари сусідніх компонент b_{gi} , b_{gi+1} кожної ЕЛОЛ. Тепер пристрій управління можна представити у вигляді КМПУ U_1 (рис.2).

КМПУ U_1 функціонує у такий спосіб. За сигналом *Start* в ЛА заноситься нульовий код, що відповідає початковій адресі прошивки. Чергова мікрокоманда вибирається з ПУ. Якщо ця МК відповідає будь-якій компоненті ЛОЛ $\alpha_g \in C$ (крім виходу), то формується змінна y_0 . У цьому випадку за сигналом синхронізації *Clock* вміст ЛА збільшується на одиницю. Якщо обрана МК відповідає виходу O_g ЛОЛ $\alpha_g \in C$, то $y_0 = 0$. У цьому випадку схема адресації МК формує функції

$$\Phi = \Phi (T, X). \tag{2}$$

Функції (2) формують в ЛА адресу переходу. Якщо чергова МК відповідає виходу ЕЛОЛ, пов'язаному дугою з кінцевою вершиною ГСА, то формується змінна y_E . Якщо $y_E = 1$, то імпульси *Clock* не надходять в ЛА і функціонування КМПУ припиняється.

Для кожного моменту часу t (t = 0, 1, 2, ...) адреса переходу A^{t+1} визначається поточною адресою A^t і змінними $x_t \in X$, y_0 та y_E . Ця залежність може бути представлена формулою

$$A^{t+1} = \begin{cases} A^{t} + 1, \text{ якщо } y_{0} = 1 \text{ i } y_{E} = 1; \\ A^{t}, \text{ якщо } y_{E} = 1; \\ \Phi(T, X), \text{ якщо } y_{0} = 0 \text{ i } y_{E} = 0. \end{cases}$$
(3)

Вміст ЛА використовується як адреса ПУ, і як вхідна інформація для схеми адресації МК. Тому КМПУ U_1 називається КМПУ із загальною пам'яттю [4].

При втіленні схеми КМПУ U_1 в базисі *FPGA* схема адресації і ЛА реалізуються на блоках *CLB*, що включають елементи *LUT* і тригери. Назвімо блок, що складається з елементів *LUT*, блоком *LUTer* [7]. Позначмо схему адресації МК символом *LUTerA*.

Сучасні *FPGA* містять вбудовані блоки пам'яті *EMB*. Ці блоки можна налаштовувати так, що за постійної ємності V_0 змінюються кількість входів (S_A) і виходів (t_F) [13–15]. При цьому залежність між V_0 , S_A , і t_F представляється виразом

$$V_0 = 2^{S_A} \times t_F$$

Отже, пара $\langle S_A, t_F \rangle$ визначає конфігурацію *ЕМВ*. Для сучасних *FPGA* характерні наступні пари [6]: <15, 1>, <14, 2>, <13, 4>, <12, 8>, <11, 16>, <10, 32> та <9,64>. Очевидно, зменшення величини S_A на 1 подвоює число виходів *ЕМВ*.

Блоки *ЕМВ* доцільно використовувати для реалізації схеми ПУ. Це можливо, якщо існує пара $\langle S_0, t_0 \rangle$, для якої виконується така умова

$$S_0 = R$$

Якщо кожна змінна $y_n \in Y$ представлена одним розрядом слова ПУ, то кожна МК має N + 2 розрядів. Число мікрооперацій збільшується на 2 для обліку змінних y_0 і y_E . Кількість блоків ЕМВ визначається виразом

$$n_{EMB} = \left\lceil \frac{N+2}{t_0} \right\rceil$$

Використовуємо символ *EMBer* для позначення блоку, що складається з *CLB* типу *EMB*. Для реалізації ПУ використовується блок *EMBer*, а схема адресації МК реалізується у вигляді блоку *LUTerA* (рис.3).

У КМПУ U_1 (рис. 3) тригери лічильника розподілено між *CLB* блоку *LUTerA*. Цим пояснюється наявність сигналів *Clock*, *Start*, y_0 і y_E на входах блоку *LUTerA*. За виконання певних умов схема блоку *LUTerA* має кілька рівнів логіки. Пропонований у цій статті метод орієнтовано на оптимізацію числа елементів *LUT* і їхніх рівнів у схемі блоку *LUTerA*.



Рис.2. Структурна схема КМПУ U_1



Рис.3. Реалізація КМПУ U₁ в базисі FPGA

Основна ідея пропонованого методу

Як випливає з рис.3, блок *LUTerA* реалізує систему (2). Кожна функція $D_r \in \Phi$ залежить від $NA(D_r)$ змінних. Якщо виконується умова

$$NA(D_r) > SL((r=1, R)),$$

то для реалізації функції $D_r \in \Phi$ необхідна багаторівнева схема. У цьому випадку характеристики блоку *LUTerA* значно погіршуються [16]: збільшується споживана потужність і зменшується швидкодія. Отже, для поліпшення характеристик пристрою управління необхідно зменшити кількість елементів *LUT* і їхніх рівнів у схемі КМПУ U_1 .

У цій роботі ми адаптуємо ідею подвійного кодування станів [11] для оптимізації схеми КМПУ U_1 . За виконання певних умов пропо-



Рис.4. Структурна схема КМПК U_2

нований метод дає змогу зменшити кількість рівнів логіки в схемі блоку *LUTerA* до двох.

Нехай для ГСА Г знайдено множину ЕЛОЛ, що складається з *G* елементів. Кожна ЕЛОЛ $\alpha_g \in C$ має точно один вихід O_g . Ці виходи утворюють множину $O(\Gamma) = \{O_1, ..., O_G\}$. Функції (2) залежать від адрес виходів ЕЛОЛ і змінних $x_1 \in X$. Отже, виходи $O_g \in O(\Gamma) \epsilon$ аналогами станів автомата Мура, а їхні адреси — аналогами кодів станів.

Адреси $A(O_g)$ виходів ЕЛОЛ $\alpha_g \in C$ формуються в процесі природної адресації МК. У цьому сенсі вони є функціями адрес входів і кількості компонент ЕЛОЛ. Однак адреси входів ЕЛОЛ можна призначати довільно.

Знайдімо розбиття $\Pi_0 = \{O^1, ..., O^I\}$ множини $O(\Gamma)$ таке, що: число класів $I \in$ мінімально можливим і для кожного класу $O^i \in \Pi_0$ виконується умова

 $Ri+Li \leq SL, (i \in \{1,...,I\}).$

У виразі (4) символ R_i означає число додаткових змінних, необхідних для кодування виходів $O_g \in O^i$ кодами $C(O_g)$. Символ L_i означає число ЛУ $x_1 \in X$, що визначають переходи з ЕЛОЛ для блоку i ($i \in \{1,...,I\}$).

При кодуванні виходів $O_g \in O'$ необхідно врахувати співвідношення $O_g \notin O'$. Таким чином, число кодованих об'єктів на 1 перевищує

число $M_i = |O'|$ елементів в класі $O' \in \Pi_0$. Число змінних R_i визначається виразом

$$R_{i} = \lceil \log_2(M_i + 1) \rceil, (i = \overline{1, I})$$

Адреси $A(O_g)$ виходів ЕЛОЛ представляються змінними $T_r \in T$. Ці адреси зберігаються в ЛА. Використовуємо для кодування виходів ЕЛОЛ змінні з множини $\tau = {\tau_1, ..., \tau_{R_0}}$. Потужність множини τ визначається виразом

$$R_0 = \sum_{i=1}^I R_i.$$

Клас $O^i \in \Pi_0$ однозначно визначає три множини. Множина $X^i \subseteq X$ включає ЛУ $x_1 \in X$, що визначають переходи з виходів $O_g \in O^i$. Множина $\Phi^i \subseteq \Phi$ включає змінні $D_r \in \Phi$, рівні одиниці для формування адрес переходів з виходів $O_g \in O^i$. Множина $\tau^i \subseteq \tau$ включає змінні $\tau_r \in \tau$, використовувані для формування кодів $C(O_g)$ виходів $O_g \in O^i$.

Кожному класу Оⁱ ∈ Π_0 відповідає СБФ

$$\Phi^i = \Phi(\tau^i, X^i). \tag{5}$$

Для реалізації системи (5) використовуються елементи *LUT*, що утворюють блок *LUTeri*.

Функції збудження пам'яті, реалізовані блоком *LUTeri*, є частковими. Позначимо їх символом D_r^i . Для формування повних ФВП $D_r \in \Phi$ необхідно знайти СБФ

$$D_r = \bigvee_{i=1}^{l} D_r^i, (r = \overline{1, R}).$$
 (6)

Функції (6) реалізуються блоком *LUTerT*. У найкращому випадку блок *LUTerT* складається з R елементів *LUT*. Цей випадок визначається виразом

 $I \leq S_L$.

Змінні $T_r \in T$ зберігаються в ЛА, а для формування змінних $\tau_r \in \tau$ необхідно реалізувати СБФ

$$\tau = \tau(T). \tag{7}$$

Система (7) складається з R_0 рівнянь, для реалізації яких потрібен блок *LUTer* τ .

Грунтуючись на цій попередній інформації, ми пропонуємо структуру КМПУ U_2 . Цей пристрій управління складається з блоків *LUTer1, …, LUTerI, LUTerOR, LUTer* τ і *EMBer* (рис.4). Блок EMBer складається з n_{EMB} блоків *EMB*, що мають в сумі $t_E = t_0 \times n_{EMB}$ виходів. У цій статті ми розглядаємо випадок, коли виконується умова

$$t_{\rm F} = N + 2.$$

У цьому випадку блок *EMBer* використовується тільки для формування функцій $y_n \in Y$ і змінних y_0 і y_F .

КМПУ U_2 функціонує так. За сигналом *Start* в ЛА записується нульова адреса, і відповідна МК вибирається з блоку *EMBer*. Якщо з *EMBer* обрано МК, яка не відповідає виходу $O_{\rho} \in O(\Gamma)$, то разом із МО $y_n \in Y$ формується змінна $y_0 = 1$. Вміст ЛА збільшується на 1, що відповідає переходу між сусідніми компонентами ЕЛОЛ $\alpha_{p} \in C$. Якщо обрана МК відповідає виходу $O_g \in O(\Gamma)$, то $y_0 = 0$ і адреса переходу формується блоком *LUTeri* таким, що $O_g \in O^i$. Для цього на виході LUTerт формується код $C(O_p)$. Якщо обрана МК відповідає вершині *b_m* ∈ *B* такій, що існує дуга $\langle b_m, b_F \rangle$, то формується $y_F = 1$. При цьому надходження імпульсів синхронізації *Clock* блокується і функціонування U_{γ} припиняється.

У цій статті пропонується метод синтезу КМПУ U_{γ} , який включає наступні етапи:

1. Формування множини ЕЛОЛ з мінімальною кількістю елементів по ГСА Г.

2. Природна адресація МК, що оптимізує системи (5).

3. Формування множини виходів ЕЛОЛ *О*(Г).

4. Формування розбиття П₀, що задовольняє (4).

5. Кодування виходів ЕЛОЛ кодами $C(O_a)$.

6. Формування таблиць блоків *LUTer1*— *LUTer1*.

7. Формування систем функцій (5)–(6).

8. Формування таблиці блоку *LUTer* і системи (7).

9. Формування таблиці блоку *EMBer*.

10. Реалізація схеми КМПУ в заданому базисі.

Нехай символ $U_i(\Gamma_i)$ означає, що КМПУ U_i реалізується за ГСА Γ_j . Розгляньмо приклад синтезу КМПУ U_2 (Γ_1) за використання елементів *LUT* з числом входів $S_L = 5$.

	T ₁	T ₂	T	3			
 тΥ	\						

T_4T_5	000	001	010	011	100	101	110	111
00	1	3	5	6	9	11	14	*
01	2	4	*	7	10	12	15	*
10	*	*	*	8	*	14	16	*
11	*	*	*	*	*	*	17	*

Puc.5. Адреса мікрокоманд КМПУ $U_2(\Gamma_1)$

Приклад синтезу КМПК U₂

Використовуємо метод [4] для формування множини ЕЛОЛ С. Для нашого прикладу метод [4] дає змогу отримати множини $C=\{\alpha_1,...,\alpha_7\}$, де $\alpha_1 = \langle b_1, b_2 \rangle, \alpha_2 = \langle b_3, b_4 \rangle, \alpha_3 = \langle b_5 \rangle, \alpha_4 = \langle b_6, b_7, b_8 \rangle, \alpha_5 = \langle b_9, b_{10} \rangle, \alpha_6 = \langle b_{11}, b_{12}, b_{13} \rangle, \alpha_7 = \langle b_{14}, ..., ..., b_{17} \rangle$. Кожен ЛОЛ $\alpha_g \in C$ має точно один вхід, тобто кожен елемент множини $C \in ЕЛОЛ$.

Для оптимізації системи (5) ми пропонуємо призначати входам ЕЛОЛ адреси з максимально можливою кількістю нулів. В цьому випадку мікрокоманда MI_q , яка відповідає вершині b_q , такій, що існує дуга $\langle b_0, b_q \rangle$, повинна мати нульову адресу.

Для ГСА Γ_1 маємо $M_0 = 17$. Використовуючи (1), отримаємо R = 5, що дає множини $T = \{T_1, ..., T_5\}$ і $\Phi = \{D_1, ..., D_5\}$. Один із варіантів адресації МК для нашого прикладу наведено на рис.5. Тут показано номери мікрокоманд MI_m .

Як випливає з рис.5, для входів ЕЛОЛ виконується рівність $T_4 = T_5 = 0$. Із цього випливає, що *LUTert* = $D_5 = 0$. Отже, блоки *LUTeri* не формують функції D_4^i і D_5^i , а блок *LUTerT* — функції D_4^i і D_5 . Крім того на входи блоку *LUTert* потрібно подавати тільки змінні $T_1 - T_3$.

Множина виходів ЕЛОЛ формується у тривіальний спосіб. Множина $O(\Gamma)$ включає останні компоненти кожного ЕЛОЛ. У розглянутому прикладі маємо множину $O(\Gamma_1) = \{b_2, b_4, b_5, b_8, b_{10}, b_{13}, b_{17}\}.$

Для знаходження розбиття Π_0 можна використовувати алгоритм з роботи [11]. Пошук розбиття виконується на множині $O'(\Gamma) \subseteq O(\Gamma)$. Множина $O'(\Gamma)$ не включає ЕЛОЛ, виходи яких мають безпосередній зв'язок із входом кінцевої вершини ГСА Г. У розглянутому прикладі є дуга $\langle b_{17}, b_E \rangle$, тому $\alpha_7 \notin O'(\Gamma_1) = \{O_1, ..., O_6\}$.

Для нашого прикладу $S_L = 5$. Тому необхідно знайти розбиття множини $O(\Gamma_1)$, для кожного класу якого виконується умова $R_i + L_i \le 5$. Цій умові відповідає розбиття $\Pi_0 = \{O^1, O^2\}$, де $O^1 = \{O_1, O_2, O_5\}$ і $O^2 = \{O_3, O_4, O_6\}$.

Для класу $O^1 \in \Pi_0$ маємо множину $X^1 = \{x_1, I_2, x_3\}$ з $L_1 = 3$. Так як $M_1 = 3$, то $R_1 = 2$. Отже, $L_1 + R_1 = 5$. При цьому маємо множину $\tau^1 = \{\tau_1, \tau_2\}$. Для класу $O^2 \in \Pi_0$ маємо $X^2 = \{x_4, x_5, x_6\}$ з $L_2 = 3$. Оскільки $M_2 = 3$, то $R_2 = 2$ і $\tau^2 = \{\tau_3, \tau_4\}$. Як і для $O^1 \in \Pi_0$ умова (4) виконується для класу $O^2 \in \Pi_0$. Очевидно, що $\tau^1 \cup \tau^2 = \tau = \{\tau_1, \dots, \tau_4\}$.

Очевидно, коди $C(O_g)$ не впливають на число елементів *LUT* першого рівня логіки. Тому закодуємо виходи у тривіальний спосіб: $C(O_1) = C(O_3) = 01, C(O_2) = C(O_4) = 10$ і $C(O_5) =$ $= C(O_6) = 11$. Код 00 залишимо для індикації відношення $O_g \notin O'$.

Формування таблиць блоків LUTer1-LUTer2 починається з формування систем формул переходу для виходів $O_g \in O^i$. Формули переходу задають зв'язок між виходами та входами ЕЛОЛ [4].

Блок *LUTer*1 задається системою формул переходу (СФП), яка формується за ГСА Γ_1 і має такий вигляд:

$$O_1 \to x_1 b_3 \vee \overline{x_1} x_2 b_6 \vee \overline{x_1} x_2 b_9$$
$$O_2 \to b_5, O_5 \to x_3 b_{14} \vee \overline{x_3} x_2 b_6 \vee \overline{x_3} \overline{x_2} b_9$$
(8)

Таблиця 1. Т	аблиця блоку	LUTer1
--------------	--------------	--------

O_{g}	$C(O_g)$	b_q	A_q	X_h	$\Phi_{_h}$	h
		<i>b</i> ₃	00100	<i>x</i> ₁	D_{3}^{-1}	1
<i>O</i> ₁	01	b_6	01100	$\overline{x_1}x_2$	$D_2^{\ 1} D_3^{\ 1}$	2
		b_9	10000	$\overline{x_1}\overline{x_2}$	D_{1}^{-1}	3
03	10	b_5	01000	1	D_{2}^{-1}	4
		b_{14}	11000	<i>x</i> ₃	$D_1^{\ 1} D_2^{\ 1}$	5
04	11	b_6	01100	$x_2\overline{x_3}$	$D_2^{\ 1} D_3^{\ 1}$	6
		b_9	10000	$\overline{x_2 x_3}$	D_{1}^{-1}	7

Блок *LUTer*2 задається наступною СФП:

$$O_{3} \rightarrow x_{4}b_{5} \vee \overline{x_{4}}x_{5}b_{11} \vee \overline{x_{4}}\overline{x_{5}}b_{14}$$

$$O_{4} \rightarrow b_{5}, O_{6} \rightarrow x_{6}b_{11} \vee \overline{x_{6}}b_{14}$$
(9)

Таблиці блоків *LUTeri* мають такі стовпці: O_g ; $C(O_g) b_q$ — вершина, до якої є перехід з виходу O_g ; A_q — адреса МК, яка відповідає вершині $b_q \in B$; X_h — кон'юнкція ЛУ, що визначає перехід з O_g в b_q ; Φ_h — набір ФВП, рівних одиниці для формування в лічильнику ЛА адреси A_q ; h номер переходу.

Із СФП (8) маємо таблицю блоку *LUTer*1 (табл.1), із СФП (9) — таблицю блоку *LUTer*2 (табл.2).

Верхній індекс у функціях $D_r^i \in \Phi^i$ показує, що дані функції генеруються блоком *LUTer*i. Адреси МК беруться з рис.5.

З табл.1 і 2 формуються СБФ (5). Ці СБФ доцільно мінімізувати. Однак мінімізація має сенс тільки за умови, що зменшується число однойменних аргументів у всіх термах системи. З табл.1 маємо:

$$D_1^{l} = \overline{\tau_1} \tau_2 \overline{x_1} \overline{x_2} \lor \tau_1 \tau_2 x_3 \lor \tau_1 \tau_2 \overline{x_2}$$
$$D_2^{l} = \overline{\tau_1} \tau_2 \overline{x_1} x_2 \lor \tau_1 \overline{\tau_2} \lor \tau_1 \tau_2 x_3 \lor \tau_1 \tau_2 x_2$$
$$D_3^{l} = \overline{\tau_1} \tau_2 x_1 \lor \overline{\tau_1} \tau_2 x_2 \lor \tau_1 \tau_2 \overline{x_1} x_2$$

З табл.2 отримуємо СБФ для блоку LUTer2:

$$D_1^2 = \overline{\tau_3} \tau_4 \overline{x_4} \vee \tau_1 \tau_2$$

$$D_2^2 = \overline{\tau_3} \tau_4 x_4 \vee \overline{\tau_3} \tau_4 \overline{x_5} \vee \tau_3 \overline{\tau_4} \vee \tau_1 \tau_2 \overline{x_6}$$

$$D_3^2 = \overline{\tau_3} \tau_4 \overline{x_4} x_5 \vee \tau_3 \overline{\tau_4} \vee \tau_3 \tau_4 x_6$$

Таблиця 2.	Таблиця	блоку	LUTer2
------------	---------	-------	--------

O_{g}	$C(O_g)$	b_q	A_q	X _h	Φ_h	h
		b_5	01000	<i>x</i> ₄	D_{2}^{2}	1
03	01	<i>b</i> ₁₁	10100	$\overline{x_4}x_5$	$D_1^2 D_3^2$	2
		<i>b</i> ₁₄	11000	$\overline{x_4}\overline{x_5}$	$D_1^2 D_2^2$	3
O_4	10	b_6	01000	1	D_{2}^{2}	4
		<i>b</i> ₁₅	10100	x_6	$D_1^2 D_3^2$	5
O_{6}	11	<i>b</i> ₁₇	11000	$\overline{x_6}$	$D_1^{2} D_2^{2}$	6

ISSN 2706-8145, Системи керування та комп'ютери, 2021, № 2-3

Система (6) формується у тривіальний спосіб: функції з однойменними нижніми індексами об'єднуються знаком диз'юнкції. Для нашого прикладу маємо:

$$D_1 = D_1^{1} \vee D_1^{2}; D_2 = D_2^{1} \vee D_2^{2}; D_3 = D_3^{1} \vee D_3^{2}.$$

Як наслідок, кожен із блоків *LUTer*1, *LUTer*2 і *LUTerT* має по 3 елементи *LUT* з S_L =5. Отже, схема адресації МК має 9 елементів *LUT* і два рівня логіки.

Як випливає з рис.5, змінні $T_1 = T_2 = T_3$ для всіх мікрокоманд, відповідних ЕЛОЛ $\alpha_g \in C$. Тому функції $\tau = \tau(T)$ можна формувати на основі цих внутрішніх змінних. При цьому код $C(O_g)$ формуватиметься для всіх мікрокоманд ЕЛОЛ $\alpha_g \in C$. Однак запис адрес переходу в лічильник здійснюватиметься тільки при $y_0 = 0$.

Таблиця блоку *LUTer*т має стовпці: O_g вихід ЕЛОЛ $\alpha_g \in C$; A_g — кон'юнкція змінних, які мають постійне значення для всіх елементів ЕЛОЛ $\alpha_g \in C$; $C(O_g)$ — код виходу $O_g \in O^i$; α_g змінні $\tau_r \in \tau$, рівні одиниці в коді $C(O_g)$; g номер ЕЛОЛ.

Для КМПУ $U_2(\Gamma_1)$ блок *LUTer* представлено табл.3. Таблиця має 6 рядків.

Із цієї таблиці маємо СБФ

$$\begin{aligned} \mathbf{\tau}_1 &= \overline{T_1}\overline{T_2}T_3 \lor T_1\overline{T_2}T_3 \\ \mathbf{\tau}_2 &= \overline{T_1}\overline{T_2}\overline{T_3} \lor T_1\overline{T_2}T_3 \\ \mathbf{\tau}_3 &= \overline{T_1}\overline{T_3}, \mathbf{\tau}_4 &= T_2T_3 \end{aligned}$$

Очевидно, блок *LUTer*t складається з $R_0 = 4$ елементів *LUT* і має один рівень логіки. У

Таблиця 3. Таблиця блоку LUTert

O _g	Ag	$C(O_g)$	$ au_{ m g}$	g
<i>O</i> ₁	$\overline{T_1}\overline{T_2}\overline{T_3}$	0100	τ_2	1
<i>O</i> ₂	$\overline{T_1}\overline{T_2}T_3$	1000	$\tau_{_1}$	2
<i>O</i> ₃	$\overline{T_1}T_2\overline{T_3}$	0001	$\tau_{_4}$	3
O_4	$T_1\overline{T_2}\overline{T_3}$	0010	$\tau_{_3}$	4
<i>O</i> ₅	$T_1\overline{T_2}T_3$	1100	$\tau_1 \tau_2$	5
0,	$T_1 T_2 \overline{T_3}$	0011	$\tau_{_3}\tau_{_4}$	6

загальному випадку число літералів у системі $\tau(T)$ визначається як $R \times R_0$, що дорівнює 20. Це число збігається з числом з'єднань між блоками LUTerT і LUTert.

Завдяки прийнятому методу адресації, СБ Φ (10) має 10 літералів. Отже, число з'єднань між блоками *LUTerT* і *LUTert* зменшується вдвічі у порівнянні з максимальним значенням.

Блок *EMBer* представлено таблицею з наступними стовпцями: $MI_m, A_m, y_0, y_E, y_1, ..., y_N$, *m*. Ця таблиця заповнюється у такий спосіб:

1. У стовпцях $y_1 - y_N$ рядки *m* записуються одиниці для МО $y_N \in Y$ з операторної вершини b_m (m = 1, ..., M).

2. Якщо вершина b_m не є виходом ЕЛОЛ, то для МК MI_m маємо $y_0 = 1$.

3. Якщо вершина b_m пов'язана дугою $\langle b_m, b_E \rangle$ з кінцевою вершиною ГСА Г, то для рядка *m* необхідно записати $y_F = 1$.

Для нашого прикладу блок *EMBer* представлено табл.4. Ця таблиця має M = 17 рядків. Адреси мікрокоманд взято з рис.5. Рядки табл.4 заповнюються на основі ГСА Γ_1 і множини ЕЛОЛ *С*.

Останній етап запропонованого методу пов'язано з розв'язанням складних оптимізаційних задач. Для розв'язання цих завдань необхідно застосовувати стандартні САПР фірм-виробників *FPGA*. Наприклад, для *FPGA* фірми *Xilinx* використовується САПР *Vivado* [17]. У нашому прикладі цей крок не розглядається.

Висновок

До складу КМПУ входить блок адресації мікрокоманд, що формує адреси переходів на основі поточної адреси та значень логічних умов. Для складних алгоритмів управління цей блок може мати багаторівневу структуру. Якщо цифрова система реалізується в базисі *FPGA*, то блок адресації мікрокоманд будується на елементах *LUT*. Наслідком малого числа входів цих елементів є різке збільшення кількості їх рівнів у схемі КМПУ.

У цій роботі пропонується метод оптимізації схеми блоку адресації МК, заснований на розбитті

ISSN 2706-8145, Control systems and computers, 2021, N° 2–3

MI _m	A _m	y_0	y_E	y_1	<i>y</i> ₂	<i>y</i> ₃	<i>y</i> ₄	<i>y</i> ₅	y_6	<i>y</i> ₇	y_8	y_9	т
MI	00001	1	0	1	0	0	0	0	0	0	0	0	1
MI2	00100	0	0	0	0	1	0	0	0	0	0	0	2
MI ₃	00101	1	0	0	0	1	1	0	0	0	0	0	3
MI ₄	00101	0	1	0	1	0	0	1	0	0	0	0	4
MI ₅	01000	0	0	0	0	0	0	0	1	0	0	0	5
MI ₆	01100	1	0	0	0	1	0	0	0	0	0	0	6
MI ₇	01101	1	0	0	0	0	0	1	1	0	0	0	7
MI ₈	01110	0	0	0	1	0	0	0	0	0	0	0	8
MI ₉	10000	1	0	0	0	0	1	0	0	0	0	0	9
<i>MI</i> ₁₀	10001	0	0	0	0	0	0	0	0	1	1		10
<i>MI</i> ₁₁	10100	1	0	1	0	0	0	0	0	0	0	1	11
<i>MI</i> ₁₂	10101	1	0	0	0	1	0	0	0	1	0	0	12
<i>MI</i> ₁₃	10110	0	0	0	0	0	1	0	0	0	1		13
<i>MI</i> ₁₄	11000	1	0	0	0	1	1	0	0	0	0	0	14
<i>MI</i> ₁₅	11001	1	0	0	1	0	0	1	0	0	0	0	15
<i>MI</i> ₁₆	11010	1	0	1	1	0	0	0	0	0	0	0	16
<i>MI</i> ₁₇	11011	0	1	0	1	0	0	0	0	0	0	0	17

Таблиця 4. Таблиця блоку EMBer

множини виходів ЕЛОЛ. Цей метод базується на ідеї подвійного кодування станів [11].

Дослідження ефективності запропонованого методу проводилося з використанням бібліотеки стандартних автоматів [18] і *FPGA Virtex*-7 фірми *Xilinx* [19]. Аналіз бібліотеки [18] показав, що для 68 відсотків прикладів виконується умова (3) і блок адресації має кілька рівнів елементів *LUT*.

Дослідження [11] показали, що подвійне кодування станів дає змогу збільшити швидкодію, зменшити апаратурні витрати (число *LUT* і їхніх з'єднань) і споживану потужність у схемах автоматів Мілі. Грунтуючись на цих результатах, можна очікувати, що за виконання умови (3) запропонований підхід уможливлює поліпшення характеристики КМПУ в порівнянні з еквівалентним КМПУ *U*₁.

Наші подальші дослідження спрямовуються на застосування запропонованого підходу для оптимізації схем КМПУ [20, 21], що мають структури, відмінні від КМПУ U_1 (рис.2). Крім того, ми плануємо дослідити можливість застосування методів оптимізації суміщених автоматів [22–23] для поліпшення характеристик КМПУ.

ЛІТЕРАТУРА

- Соловьев В. В. Проектирование цифровых схем на основе программируемых логических интегральных схем. Москва : Горячая линия – ТЕЛЕКОМ, 2001. 636 с.
- 2. DeMicheli G. Synthesis and optimization of digital circuits. New York : McGraw-Hill, 1994. 576 p.
- 3. Baranov S. Logic synthesis for control automata. Dordrecht : Kluwer Academic Publishers, 1994. 312 p.
- Баркалов А. А., Титаренко Л. А. Синтез композиционных микропрограммных устройств управления. Харьков : Коллегиум, 2007. 304 с.
- 5. Maxfield C. The design warrior's guide to FPGAs. Orlando : Academic Press, 2004. 542 p.

- 6. White paper FPGA architecture. URL: www.altera.com.
- 7. Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and optimization of FPGA-based systems. Berlin : Springer, 2014. 432 p.
- 8. Grout I. Digital systems design with FPGAs and CPLDs. Amsterdam : Elsevier, 2008. 784 p.
- Garcia-Vargas I., Senhadji-Navarro R., Jimenez-Moreno G., Civit-Balcells A., Guerra-Gutierrezz P. ROM-based finite state machines implementation in low-cost FPGAs. ISIE'07 : IEEE Intern. Simp. on Industrial Electronics (Vigo, 2007). 2007. P. 2342–2347.
- 10. Skliarova I., Sklyarov V., Sudnitson A. Design of FPGA-based circuits using hierarchical finite state machines. Tallinn : TUT Press, 2012. 240 p.
- Barkalov A., Titarenko L., Mielcatek K. Hardware reduction for LUT-based Mealy FSMs. International Journal of Applied Mathematics and Computer Science. 2018, 28 (3). P. 595–607. DOI: https://doi.org/10.2478/amcs-2018-0046.
- 12. Barkalov A., Titarenko L. Logic synthesis for FSM-based control units. Berlin : Springer, 2009. 233 p.
- 13. Грушницкий Р. И., Мурсаев А. Х., Угрюмов Е. П. Проектирование систем с использованием микросхем программируемой логики. СПб : БХВ-Петербург, 2002. 608 с.
- Tiwari A., Tomko K. Saving power by mapping finite state machines into embedded memory blocks in FPGAs. DATE 2004 : Proc. Design, Automation and Test in Europe Conference and Exhibition (Paris, France, 6–20 Feb. 2004). 2004.
 P. 916–921.
- Garcia-Vargas L., Senhaji-Navarro R. Finite state machines with input multiplexing: A performance study. IEEE Transactions on CAD of Integrated Circuits and Systems. 2015. 34 (5). P. 867–871.
- Rawski M., Selvaraj H., Luba T. An application of functional decomposition in ROM-based FSM implementation in FPGA devices. Journal of System Architecture. 2005. 51 (6–7). P. 424–434.
- 17. Vivado Design Suite. Xilinx. URL: https://www.xilinx.com/products/design-tools/vivado.html.
- Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 1991. 43 p.
- 19. Virtex-7 FPGAs. Xilinx. URL: https://www.xilinx.com/products/silicon-devices/fpga/virtex-7.html.
- Баркалов А. А., Титаренко Л. А., Ефименко К. Н. Оптимизация схем композиционных микропрограммных устройств управления. Кибернетика и системный анализ. 2011. 1. С. 179–188. URL: http://dspace.nbuv.gov.ua/ bitstream/handle/123456789/72212/15-Barkalov.pdf?sequence=1.
- Баркалов А. А., Титаренко Л. А. Преобразование кодов в композиционных микропрограммных устройствах управления. Кибернетика и системный анализ. 2011.
 C. 107–118. URL: http://dspace.nbuv.gov.ua/bitstream/ handle/123456789/84238/09-Barkalov.pdf?sequence=1.
- 22. Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Оптимальное кодирование состояний в совмещенном автомате. Управляющие системы и машины. 2016. 6. С. 34–39. DOI: https://doi.org/10.15407/ usim.2016.06.034.
- Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Уменьшение числа LUT элементов в схеме совмещенного автомата. Управляющие системы и машины. 2016. 3. С. 16–22. DOI: https://doi.org/10.15407/ usim.2016.03.016.
- 24. Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Уменьшение аппаратур-ных затрат в совмещенных автоматах. Управляющие системы и машины. 2017. 4. С. 43–50. DOI: https://doi.org/10.15407/ usim.2017.04.043

Надійшла 15.02.2021

REFERENCES

- 1. Soloviev V. V., 2001. Proyektirovaniye tsifrovykh skhem na osnove programmiruyemykh logicheskikh integralnykh skhem [Design of digital circuits based on programmable logic integrated circuits], Hotline TELECOM, Moscow, 636 p. (In Russian).
- 2. DeMicheli G., 1994. Synthesis and optimization of digital circuits, McGraw-Hill, New York, 576 p.
- 3. Baranov S., 1994. Logic synthesis for control automata, Kluwer Academic Publishers, Dordrecht, 312 p.
- 4. Barkalov A. A., Titarenko L. A., 2007. Sintez kompozitsionnykh mikroprogrammnykh ustroystv upravleniya [Synthesis of composite microprogram control devices], Collegium, Kharkov, 304 p. (In Russian).
- 5. Maxfield C., 2004. The design warrior's guide to FPGAs. Academic Press, Orlando, 542 p.
- 6. "White paper FPGA architecture". [online] Available at: <www.altera.com>.

ISSN 2706-8145, Control systems and computers, 2021, № 2-3

- 7. Sklyarov V., Skliarova I., Barkalov A., Titarenko L., 2014. Synthesis and optimization of FPGA-based systems. Springer, Berlin, 432 p.
- 8. Grout I., 2008. Digital systems design with FPGAs and CPLDs, Elsevier, Amsterdam, 784 p.
- Garcia-Vargas I., Senhadji-Navarro R., Jimenez-Moreno G., Civit-Balcells A., Guerra-Gutierrezz P., 2007. "ROMbased finite state machines implementation in low cost FPGAs", IEEE Intern. Simp. on Industrial Electronics (ISIE'07), Vigo, 2007, pp. 2342–2347.
- 10. Skliarova I., Sklyarov V., Sudnitson A., 2012. Design of FPGA-based circuits using hierarchical finite state machines, TUT Press, Tallinn, 240 p.
- 11. Barkalov A., Titarenko L., Mielcatek K., 2018. "Hardware reduction for LUT-based Mealy FSMs", International Journal of Applied Mathematics and Computer Science, 28 (3), pp. 595–607.
- 12. Barkalov A., Titarenko L., 2009. Logic synthesis for FSM-based control units. Springer, Berlin, 233 p.
- 13. Grushnitskiy R. I., Mursaev A. Kh., Ugryumov E. P., 2002. Proyektirovaniye sistem s ispolzovaniyem mikroskhem programmiruyemoy logiki [Designing systems using programmable logic chips], BHV-Petersburg, St. Petersburg, 608 p. (In Russian).
- Tiwari A., Tomko K., 2004. "Saving power by mapping finite state machines into embedded memory blocks in FPGAs", Proc. Design, Automation and Test in Europe Conference and Exhibition, Paris, France, 6-20 Feb. 2004, 2, pp. 916– 921.
- 15. Garcia-Vargas L., Senhaji-Navarro R., 2015. "Finite state machines with input multiplexing: A performance study", IEEE Transactions on CAD of Integrated Circuits and Systems, 34 (5), pp. 867–871.
- Rawski M., Selvaraj H., Luba T., 2005. "An application of functional decomposition in ROM-based FSM implementation in FPGA devices", Journal of System Architecture, 51 (6–7), pp. 424–434.
- 17. "Vivado Design Suite", Xilinx. [online] Available at: https://www.xilinx.com/products/design-tools/vivado.html>.
- Yang S., 1991. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 43 p.
- 19. "Virtex-7 FPGAs", Xilinx. [online] Available at: https://www.xilinx.com/products/silicon-devices/fpga/virtex-7. html>.
- Barkalov A. A., Titarenko L. A., Efimenko K. N., 2011. "Optimizatsiya skhem kompozitsionnykh mikroprogrammnykh ustroystv upravleniya" ["Optimization of the circuits of composite microprogram control devices"], Cybernetics and Systems Analysis, 1, pp. 179–188. [online] Available at: http://dspace.nbuv.gov.ua/bitstream/handle/123456789/72212/15-Barkalov.pdf?sequence=1> (In Russian).
- Barkalov A. A., Titarenko L. A., 2011. "Preobrazovaniye kodov v kompozitsionnykh mikroprogrammnykh ustroystvakh upravleniya" ["Converting codes in composite microprogram control devices"], Cybernetics and Systems Analysis, 5, pp. 107–118. [online] Available at: http://dspace.nbuv.gov.ua/bitstream/handle/123456789/84238/09-Barkalov. pdf?sequence=1> (In Russian).
- Barkalov A. A., Titarenko L. A., Vizor Ya. E., Matviienko A. V., 2016. "Optimalnoye kodirovaniye sostoyaniy v sovmeshchennom avtomate" ["Optimal coding of states in a combined automaton"], Control systems and machines, 6, pp. 34– 39. DOI: 10.15407/usim.2016.06.034 (In Russian).
- Barkalov A. A., Titarenko L. A., Vizor Ya. E., Matvienko A. V., 2016. "Umensheniye chisla LUT elementov v skheme sovmeshchennogo avtomata" ["Reducing the number of LUT elements in the combined machine circuit"], Control systems and machines, 3, pp. 16–22. DOI: 10.15407/usim.2016.03.016 (In Russian).
- Barkalov A. A., Titarenko L. A., Vizor Ya. E., Matvienko A. V., 2017. "Umensheniye apparaturnykh zatrat v sovmeshchennykh avtomatakh" ["Reduction of hardware costs in combined machines"], Upravlyayushchiye sistemy i mashiny, 4, pp. 43–50. DOI: 15407/usim.2017.04.043 (In Russian)

Reseived 15.02.2021

O.O. Barkalov, Doctor of Technical Sciences, Professor,
Computer Science and Telecommunications University of Zielona Gora (Poland),
Podgorna str., 50, Zielona Gora, 65246, Poland,
A. Barkalov@iie.uz.zgora.pl
L.O. Titarenko, Doctor of Technical Sciences, Professor,
Computer Science and Telecommunications University of Zielona Gora (Poland),
Podgorna str., 50, Zielona Gora, 65246, Poland,
L. Titarenko@iie.uz.zgora.pl
O.M. Golovin, Ph.D. Eng. Sciences, Senior Research Associate,
V.M. Glushkov Institute of Cybernetics of the NAS of Ukraine,
03187, Kiev, Glushkov Avenue, 40, Ukraine,

yaviz@ukr.net

O.V. Matvienko, Researcher Associate, V.M. Glushkov Institute of Cybernetics of the NAS of Ukraine, 03187, Kiev, Glushkov Avenue, 40, Ukraine, matv@online.ua

OPTIMIZATION OF A COMPOSITION MICROPROGRAM CONTROL UNIT WITH ELEMENTARY CIRCUITS

Introduction. The control unit coordinating an interaction of all other blocks of a digital system is one of the central blocks and is a sequential circuit. As a rule, when synthesizing control unit circuits, the problem arises of reducing hardware costs. The methods for solving this problem depend on the features of both the architecture of the control unit and the elemental basis.

Purpose. The main goal of this work is to reduce hardware costs and power consumption of control units of digital systems taking into account the features of the element base of the control unit and rational organization of addressing microinstructions. FPGA (field-programmable logic array) microcircuits, widely used for the implementation of modern digital systems, were chosen as an elementary basis.

Methods. Methods of set theory, synthesis of automata and software modeling as well as the library of standard automata and FPGA Virtex-7 from Xilinx were used for assessment the effectiveness of solving the problem.

Results. The paper proposes a method for optimizing the circuit of the microinstruction addressing unit based on splitting the set of outputs of elementary linear operator circuits, which is based on the idea of double coding of states. The proposed method, under certain conditions, makes it possible to reduce the number of levels in microinstruction addressing circuit to two.

Conclusion. Studies have shown that double coding of states can increase performance, reduce hardware costs (the number of LUTs and their interconnections) and power consumption in Mealy's circuitry. Based on these results, it can be expected that, with the number of conditions exceeding the number of LUT inputs, the proposed approach will improve characteristics of the composition microprogram control unit in comparison with the equivalent control unit U_1 .

Keywords: composition microprogram control device, microinstruction, LUT, EMB, synthesis.